全数字锁相环的FPGA设计

FPGA 数字锁相环 verilog

本文主要介绍，全数字锁相环的设计方法，并用fpga实现且给出了verilog代码，仅供大家参考学习

文件下载

评论信息

shuizhuchenfushiwo :

非常感谢分享
2019-06-23
gh_huang2012 :

不完整，只能参考，有很好的参考价值。
2015-10-05
u010682955 :

还行吧，可以用来借鉴一下
2013-12-29
lavendersd :

还行吧，对我还算有帮助
2013-05-02
lzy900411 :

貌似代码不完整，原理说得还可以
2013-03-22

其他资源

免责申明

【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论【只为小站】经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见版权及免责申明