秒表程序Verilog语言编写 FPGA

上传者: yyunlv | 上传时间: 2021-10-31 16:27:19 | 文件大小: 707KB | 文件类型: -
本程序是我利用Quartus II软件用Verilog 语言编写的秒表程序,这是我们学校组织的 FPGA专周的设计题目。(已经下载到实验箱 实际运行通过了的;程序算法全部很简单, 方便阅读、更改,【呵呵 还是主要因为本 人能力有限】) 题目要求如下: 1.要有百分秒、秒、分、小时(我设计的是二十四小时)。 2. 要有清零按钮和暂停按钮。 3. 下载,检查功能直到正确。 4. 数显以动态扫描显示输出。(七段码数显) 【注意!注意!注意】:下载后运行.....

文件下载

评论信息

  • gezix1412 :
    懂程序,对我很有帮助,谢谢了!懂程序,对我很有帮助,谢谢了!懂程序,对我很有帮助,谢谢了!
    2014-06-26
  • cc1257314857 :
    很不错,找了很久,程序简单易懂,可以用
    2014-06-04
  • taoxiner :
    太给力了。程序给力
    2013-09-20
  • dingkun03 :
    不错的程序,很容易懂,可以使用
    2012-12-23
  • yuchixiaoxian :
    很易懂程序,对我很有帮助,谢谢了!
    2012-08-11

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明