基于FPGA的新型位同步时钟提取方案

上传者: youngeste | 上传时间: 2021-05-01 23:36:18 | 文件大小: 2.13MB | 文件类型: PDF
此方案相比于传统的数字锁相环来说能够准确、快速的提取高速串行数据的同步时钟,即使输入码元有毛刺,也具有很好的时钟恢复调整功能

文件下载

评论信息

  • hot1003007 :
    原来是论文啊。。。
    2013-07-16

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明