文件下载
资源详情
[{"title":"（ 1 个子文件 238KB ） 基于Verilog HDL的全功能UART IP核的设计与实习","children":[{"title":"基于Verilog HDL的全功能UART IP核的设计与实习.pdf <span style='color:#111;'> 271.87KB </span>","children":null,"spread":false}],"spread":true}]
评论信息
-
-
-
fu_jiangjie :很有用的资料，不错，谢谢分享2014-06-29 -
其他资源
- 各种关关小说采集规则，上百条
- Magicdraw 18 用户手册
- Aspose.pdf-18.9 java 版本 破解
- 拼图游戏自动复原支持3乘3以上易语言源码
- STM32F429操作两片AD7689
- facenet亚洲人脸训练模型 ，包含checkpoint
- web网页设计
- matlab音频播放与编辑GUI
- 用MFC做的图书管理系统
- 爬虫（爬取登录后的数据）.zip
- Bulk Image Downloader（批量图下载器）官方中文版V5.89.0
- 团队发展指标-源码
- 文件加密（自用私藏）
- basic_todo：使用HTML，CSS和JS编写的基本To Do应用程序-向我的非编码人员朋友介绍编码-源码
- YNPageViewController.zip
- e语言-利用易语言多线程支持库实现多线程操作
- jdk-8u5-windows-x64-8.0.5.13.exe
- 基于STM32的mp3播放器设计
- labview登陆界面示例
- Java后台微信企业转账到零钱
- thinkphp仿京东
- iOS面试题经典汇总
- AMK伺服马达DV技术参数
- 哈工程考研资料
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明