文件下载
资源详情
[{"title":"（ 1 个子文件 238KB ） 基于Verilog HDL的全功能UART IP核的设计与实习","children":[{"title":"基于Verilog HDL的全功能UART IP核的设计与实习.pdf <span style='color:#111;'> 271.87KB </span>","children":null,"spread":false}],"spread":true}]
评论信息
-
-
-
fu_jiangjie :很有用的资料，不错，谢谢分享2014-06-29 -
其他资源
- KMeans++算法实现图像分割【源程序】【Python】
- C语言实现PID控制直流电机调速（含proteus仿真）
- torch-1.1.0-cp36-cp36m-win_amd64.whl
- windows2008批量添加用户工具
- Android 课设 精美闹钟源码(含apk)
- 新浪微博APP（个人模仿版）
- 车牌识别论文翻译
- S1000D到PDF的转换器
- 简述智能化时代数字孪生技术如何助力商业领域增强用户体验.docx
- 需求分析可视化的设计与实现.pdf
- ttt-6-position-taken-rb-bootcamp-prep-000-源码
- DCT、IDCT的MATLAB实现
- Redis集群搭部署手册.pdf
- 模拟狗软件
- 苹果OS X 10.11.1(15B42)及虚拟机VM12和unlocker208
- 微信公众号中获取微信用户基本信息以及解决了获取到信息后乱码问题
- MC9S12XS128引脚图
- itextpdf-5.5.9.jar
- 霍尼韦尔3310g
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明