文件下载
资源详情
[{"title":"（ 1 个子文件 238KB ） 基于Verilog HDL的全功能UART IP核的设计与实习","children":[{"title":"基于Verilog HDL的全功能UART IP核的设计与实习.pdf <span style='color:#111;'> 271.87KB </span>","children":null,"spread":false}],"spread":true}]
评论信息
-
-
-
fu_jiangjie :很有用的资料，不错，谢谢分享2014-06-29 -
其他资源
- 收藏奉献_DOS汉字系统21：国家统计局统一 CCDOS 第一版 汉字系统 + QEMU 模拟器
- 全志a33软硬件开发资料合集
- Verilog四位乘法器实验报告（有代码）
- 功率谱估计、自相关函数估计、相干函数
- 基于SSH的网上招聘求职系统的源代码+sql文件
- 微星RTX 3090超龙X-24G梦幻旗舰版原版BIOS
- NSST(非下采样剪切波变换)matlab工具箱
- Protein_x64.3.17.内附破解替换方法rar
- FPGA芯片引脚
- c++读写excel
- 贵州茅台的DCF估值
- 最新历年（1988-2021）存贷款利率调整表（更新截止2021-2）.xls
- macos_libdep-源码
- MATLAB源码集锦-34种数据降维方法代码
- qrcode.exe
- PCLint错误码解析.MD
- simple-node-boilerplate：使用express.js，借助于mongoose的mongodb，http-server，JWT（用于身份验证）等的简单节点样板-源码
- 认证：客户端和服务器证书的自动分发和维护-源码
- 人脸68特征点等model.rar
- 汪博士详解PMP模拟题(第3版)
- ssm+bootstrap+angularJs案例
- elsawin vw 2017.1数据包
- QT_A+_记事本
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明