只为小站
首页
域名查询
文件下载
登录
首页
开发技术
硬件开发
数字时钟的实现(verilog版)
数字时钟的实现(verilog版)
上传者:
xiong0805044105
|
上传时间: 2019-12-21 22:03:59
|
文件大小: 14KB
|
文件类型: v
数字时钟
本代码是基于FPGA编写的,采用的开发语言是verilog语言,实现的是一个数字时钟:包括小时、分钟、秒,包括对数字时钟的时间调节等动能!
文件下载
立即下载
评论信息
其他资源
CHK工具文件恢复 破解版.zip
基于Systemview的2FSK调制
AMESim中文教程.pdf
QPSK的matlab实现,调制解调
测度论———严加安.pdf
easyfit重现期的计算
JAX-WS所需Jar包
SIM800的GPRS和STM32短信通信
2DPSK的MATLAB代码实现
维基百科中文语料(已分词)
三级 Linux 应用与开发技术考试大纲(2021年版).pdf
测试边:HTML和CSS的测试边-源码
p6880880_112000_LINUX.zip,p20760997_112030_Linux-x86-64-db.zip,p20996944_112030_
GRPC_demo.rar
汽车发动机unity模型包
openGL显示动态的雪人
一个很好的模式识别课程的例子
均匀面阵方向图matlab程序
基于后投影算法穿墙雷达成像
全志A40i使用demo
图形学设计皮球运动动画
物流信息管理系统
淘宝探索式测试白皮书.pdf
数据库系统教程-高清-施伯乐
C# 异步Socket 多人聊天室完整源码
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
Actionscript
C
C#
C++
Delphi
Java
Javascript
Perl
PHP
Python
VB
Web开发
硬件开发
其它
热门下载
华为结构与材料工程师-知识点总结【by詹姆斯申易登】.pdf
华为OD机试真题.pdf
适用于eNSP 1.3.00 可加载的USG6000V防火墙设备包
vivado 破解 lisence(有效期到2037年) 下载
python实现的学生信息管理系统—GUI界面版
simulink仿真实现光伏发电MPPT+能量管理
拾荒者扫描器.rar
python爬虫数据可视化分析大作业.zip
西门子逻辑控制设计开发_3部10层
中国地面气象站观测数据2000-2021
基于FPGA的DDS信号发生器设计(频率、幅度、波形可调)
基于OpenCV的车牌号码识别的Python代码(可直接运行)
Steam离线安装版
2020年数学建模国赛C题论文
VideoDownloadHelper去除120分钟时间限制-高级版.zip
最新下载
MATROX_G200EW显卡(32位)驱动
Test_10_bits.zip
解决win10电车之狼R一类的游戏掉帧卡顿情况
dns2tcp官方最新版+可用的客户端
ARQ自动重传协议模拟
madagascar中文学习手册
C++面向对象程序设计 谭浩强.pdf
中国河流流域水系全图KML
Spring框架的所有jar包
hadoop 2.4.1 64位native包