只为小站
首页
域名查询
文件下载
登录
首页
开发技术
硬件开发
数字时钟的实现(verilog版)
数字时钟的实现(verilog版)
上传者:
xiong0805044105
|
上传时间: 2019-12-21 22:03:59
|
文件大小: 14KB
|
文件类型: v
数字时钟
本代码是基于FPGA编写的,采用的开发语言是verilog语言,实现的是一个数字时钟:包括小时、分钟、秒,包括对数字时钟的时间调节等动能!
文件下载
立即下载
评论信息
其他资源
基于FPGA的幅度可调信号发生器
天线圣经.zip
MUI手机购物商城源码
电力拖动自动控制系统(第3版)(陈伯时).pdf
STM32F207 串口通讯程序
C/C++详细函数大全
网络信息安全(密码学)_往届试题
python卷积运算,不用函数
sublimeREPL
完美星空破解(adb打开应用路径)
python进阶【绝对精品】.zip
jar包fastjson-1.2.75.zip
PCtoLCD2002.exe 取字模软件
DPS数据处理系统7.05
TPE1-网络-源码
YoudaoNote.dmg
基于投影空间重构的小信号波束形成
c语言在线学习系统设计和实现
EditThisCookie
asp.net中grideview从数据库中读取数据的简单例子
ssd7完整答案
驱动包 db2jcc.jar
Java爬虫详细完整源码实例
疯狂XML讲义 第2版 pdf
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
Actionscript
C
C#
C++
Delphi
Java
Javascript
Perl
PHP
Python
VB
Web开发
硬件开发
其它
热门下载
雷达信号处理仿真程序(MTI,MTD等)
RentingSystem.rar
MPC 模型预测控制matlab仿真程序
java-spring-web-外文文献翻译40篇.zip
quartus II13.0器件库.zip
Alternative A2DP Driver 1.0.5.1 无限制版
avantage 软件 xps 处理软件30天后不能使用问题
大唐杯资料+题库(移动通信)
芯片验证漫游指南以及源代码.zip
RX560 bios合集(请务必注意显存品牌和大小以及是否需要6pin!)含刷新工具.zip
BP_PID控制仿真.rar
风电场风速及功率数据.zip
基于ray filter的雷达点云地面过滤ROS节点
多机器人编队及避障仿真算法.zip
基于matlab的车牌识别系统设计
最新下载
ads1256驱动代码 fpga verilog
输电I1接口调试软件
Foundations of ultra-precision mechanism design 超精密机械设计基础
chi_sim.traineddata
NotoSansSC免费中文字体
xc8_2.0_2.1破解.rar
台湾省县、乡、村三级区划地图(shp文件)
CSR Harmony Wireless Software Stack V2.1.63.0.rar
hankang配置文件解码器
HDL Compiler for Verilog Reference Manual.pdf