基于Quartus+II的数字系统Verilog+HDL设计实例详解_[周润景+著].pdf

上传者: wulong117 | 上传时间: 2021-09-11 11:15:45 | 文件大小: 39.86MB | 文件类型: PDF
基于Quartus II的数字系统Verilog HDL设计实例详解》以实例详解的方式介绍以Altera公司推出的QuanusII 9.0为设计平台的FPGA/CPLD数字系统设计。书中的实例包括简单的数字逻辑电路实例、数字系统设汁实例,以及复杂数字系统设计实例,由浅入深地介绍了采用Quanus II进行数字系统开发的没计流程、设计思想和设计技巧。 6 f, K# I n4 {9 R& w8 G: ^/ n《基于Quartus II的数字系统Verilog HDL设计实例详解》适合从事数字系统设计的技术人员阅读,也可作为高等学校电子、通信、自动化等相关专业的教学用书。 3 P. I4 {+ u. t3 e8 o

文件下载

评论信息

  • c2009xiaonie1988 :
    积分要的太多了
    2019-08-20
  • qq_32670417 :
    内容不错,适合初学者
    2016-05-30
  • stonestrong :
    PDF版本,很清晰,就是随书代码下不到
    2015-04-04
  • liuyan01 :
    挺好的,就是没怎么看,暂时没找到需要的部分
    2014-12-25
  • juanliu1990 :
    很好的资源 非常适合初学者
    2014-09-30

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明