基于VHDL的数字时钟设计

上传者: wulipython | 上传时间: 2019-12-21 21:57:45 | 文件大小: 3.54MB | 文件类型: zip
数电课设,用VHDL做的数字时钟,开发板芯片型号为Altera 的 EP4CE6F17C8,时钟具有整点报时,数码管显示,设定时间,转换计时机制,复位的功能,有详细注释,编译器版本为Quartus II 18.0

文件下载

资源详情

[{"title":"( 115 个子文件 3.54MB ) 基于VHDL的数字时钟设计","children":[{"title":"SECOND_BCD_COUNT.vhd <span style='color:#111;'> 1.41KB </span>","children":null,"spread":false},{"title":"CLOCK.qws <span style='color:#111;'> 3.79KB </span>","children":null,"spread":false},{"title":"CLOCK.qpf <span style='color:#111;'> 1.28KB </span>","children":null,"spread":false},{"title":"CLOCK.qsf <span style='color:#111;'> 4.19KB </span>","children":null,"spread":false},{"title":"MINUTE_BCD_COUNT.vhd <span style='color:#111;'> 1.50KB </span>","children":null,"spread":false},{"title":"......","children":null,"spread":false},{"title":"<span style='color:steelblue;'>文件过多,未全部展示</span>","children":null,"spread":false}],"spread":true}]

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明