fpga网口通信时序。

上传者: woshivbn | 上传时间: 2021-11-23 08:39:33 | 文件大小: 14KB | 文件类型: -
因为是我呕心沥血调好的程序,要了10分,然后里面包含了主要的 网口驱动程序,时序,还有我发了20000包数据,并且是8个8位拼接成的64位发,一包的数据时800bytes,没有错误。实现千兆网口通信,测试数据传输速度为700M/bits。

文件下载

评论信息

  • meme1110 :
    学习一下~读起来有点困难~
    2014-05-28
  • dengxiaoxue :
    真的很强大呀,很有用
    2014-05-17
  • hk1154392599 :
    部分符号解释不清楚,理解有困难
    2014-05-14
  • znling :
    貌似很强大,学习了,谢谢分享
    2014-04-30
  • gengxinyu2011 :
    么有verilog写的么。。。
    2013-07-21

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明