Verilog HDL高级数字设计课件+源码

上传者: windshadow666 | 上传时间: 2019-12-21 21:54:28 | 文件大小: 19.05MB | 文件类型: zip
关于Verilog数字程序设计的基本教程,以及数字后端流程与工具的相关PPT文件

文件下载

资源详情

[{"title":"( 510 个子文件 19.05MB ) Verilog HDL高级数字设计课件+源码","children":[{"title":"README.txt <span style='color:#111;'> 957B </span>","children":null,"spread":false},{"title":"Counter8_prog.v <span style='color:#111;'> 1.27KB </span>","children":null,"spread":false},{"title":"FIFO.v <span style='color:#111;'> 3.40KB </span>","children":null,"spread":false},{"title":"Row_Signal.v <span style='color:#111;'> 645B </span>","children":null,"spread":false},{"title":"top_keypad_FIFO.v <span style='color:#111;'> 1.72KB </span>","children":null,"spread":false},{"title":"......","children":null,"spread":false},{"title":"<span style='color:steelblue;'>文件过多,未全部展示</span>","children":null,"spread":false}],"spread":true}]

评论信息

  • gjy938815 :
    还可以,谢谢分享
    2018-03-02
  • seatonqiu :
    还不错吧,下载错误了
    2018-01-18
  • junjiezhao116 :
    路过学习学习
    2017-12-25
  • hunterhunter89 :
    很好的资源。谢谢分享。
    2017-12-06
  • 燃烧的挖掘机 :
    关于Verilog数字程序设计的基本教程,以及数字后端流程与工具的相关PPT文件
    2016-09-18

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明