基于FPGA的直接序列扩频发射机的设计与实现
摘要: 本文以Altera 公司的FPGA 为硬件平台, 以MAX- PLUSII 为设计工具, 实现直接序列扩频(DSSS)发射机, 顶层采用图形设计方式, 各模块是基于Verilog HDL 设计的。本设计中待发射信息是以循环读ROM 的方式读取, 信道编码采用(2, 1, 7)卷积码, 扩频模块采用扩频长度255 的kasami 码, 极性变换模块为3bit 量化模式, 内插模块为每两比特间插入7bit , 输出滤波为16 阶的FIR 滤波器。文中给出了本设计实现的系统整体方框图, Verilog HDL 代码实现及其仿真结果。仿真结果表明本设计精确度高, 稳定且输出无毛刺。
关键字: FPGA; Ver ilog HDL; 直接序列扩频; 发射机
中图分类号: TP839 文献标识码: B
文件下载
评论信息
-
-
-
star67483837 :时钟部分程序没有完全给出 并且没有解扩部分的设计 卷积和扩频系统部分做的不错。仅供参考。2012-04-28 -
其他资源
- MP4格式解析工具
- jsp电费缴费管理系统
- Inside OLE中文版
- 符号计算系统Maple教程
- MATLAB车辆工程应用实战程序
- bazel-3.7.2-windows-x86_64.exe.zip
- STM32 VS1003 串口2DMA发送录音数据
- 白加黑 劫持白名单过360拦截
- EWT参考文献
- 中央广播电视大学《金融法规》期末总复习资料（含答案）.pdf
- yolov4_opencv411.7z
- OC Extension Regular(正则).zip
- hadoop文件资源包，包含图片
- catNames2.csv
- 关于对话机器人，你需要了解这些技术
- FC协议读书笔记.pdf
- MSP430 INFO_A 操作
- JSONArray.jar 及其附加 jar
- sqlcipher工具和dll
- NCTUns 6.0安装包及其说明(三)
- imacros简单脚本历史记录版本
- ssd3 practical quiz 8
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明