存储器PCB设计规范（要求）

介绍存储器的PCB设计： 电路概括？ 典型电路设计？ 布局要求？ 阻抗要求？ 线宽要求？ 等长范围？ ———————————————————————————————————— SDRAM的布线 特性阻抗：50欧姆 数据线每9根尽量走在同一层(D0~D7,LDQM;D8~D15,HDQM) 数据线、地址（控制）线、时钟线之间的距离保持20mil以上或至少3W 空间允许的情况下,应该在它们走线之间加一根地线进行隔离。地线宽度推荐为15- 30mil 完整的参考平面 布线拓扑结构(默认采用远端分支)-T点(过孔)打在两片SDRAM中间 SDRAM的等长布线 Class规则: 将所有数据线设为sdram_data_bus; 地址线,控制线,时钟线设为sdram_addr_bus 等长规则: 所有信号线参照时钟线的长度等长 误差范围: 数据线误差范围控制在+/- 50mil 地址线误差范围控制在+/- 100mil