4.8 clock.zip
verilog 多功能数字钟 fgpa开发 可以实现复位 显示时分秒 具有定点闹钟
整点报时当计时到 0 分 0 秒时开始报时，报时持续 20 秒种，报时方式
为每响 0.3 秒停 0.2 秒，连续响 3 次后停 1 秒增加闹钟功能，即具有闹钟设置和闹钟报时功能。闹钟可设置时、分。利用 2 个拨
动开关可以设置闹钟时间。其中 1 号开关用来依次选择时、分中的某一个，例如拨
动一次 1 号开关，选择分，再拨动一次，则选择
文件下载
评论信息
其他资源
- STM32F407+LWIP+DP83848移植例程
- 使用Qt实现客户端服务端聊天和传输文件
- 基于stm32数字光强计GY-30光强采集oled显示
- 自适应双阈值法检测心电R波波峰，配有GUI演示界面
- 和利时DCS系统全套资料
- 计算方法实验报告，基于C#可视化界面
- 高频电子电路实验报告
- wincc画面的实例
- MATLAB实现混沌图像加密算法
- HS8145V HG8546M补齐Shell权限包.rar
- 代码信号-源码
- SecureCRT_v8541942.zip
- 辅助社工_专业面试题
- 松下PLC标准通讯协议C#
- Central Pattern Generator
- 电路邱关源-电路基础
- 数字温度计原理图用dxp做的
- msp430f149开发板完整原理图+简要说明
- ht.js html5 canvas2d3d教程手册
- LED电子显示屏通用规范标准大全
- Applied Bayesian Statistics---With R and OpenBUGS Examples
- 基于注解的Spring_mvc增删改DEMO源码
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明