基于Quartus II 9.0版本编写的Verilog HDL编写的基本设计实例
包含8位奇偶校验器、16选一数据选择器、add、add4、八位二进制加法计数器、利用function函 数对一个8位二进制数中为0的个数计数、模为60的BCD码同步加法计数器、减法计数器、分频器、数字跑表、抢答器等等代码。本代码均在Quartus9上验证过，能够正确运行和仿真。
文件下载
评论信息
其他资源
- ue4，c++,平面最小封闭区域识别
- vcds18.9。中文版的，很不错的。大众、奥达改装必备
- 成都市Arcgis地图.rar
- 取消高速公路省界收费站 ETC门架系统技术要求（征求意见稿）.pdf
- 基于PHP+MYSQL的成绩查询系统
- D-S证据理论算法及实现-matlab实现
- 0.96OLED显示屏STC15W4K56S4_SPI带字库KEIL软件工程源码+OLED屏规格书和控制芯片手册.zip
- 电脑运维常用bat
- TRIZ的40个原理和详述.pdf
- 对《发动机万有特性曲线matlab源程序》的注解、说明及学习
- WPF 学生信息管理
- 最新UnityPDF阅读器PDF Renderer_v4.11.rar
- 数码管驱动芯片TM1637的51程序
- 基于无模型自适应控制方法的直流电机调速系统
- libcurl支持https访问curl支持openssl协议编译好的库(包含openssl)
- ansys学习方法
- SerialCommit.rar
- 应用于秒脉冲传递的电光调制器反馈控制系统
- 2009-2019项目管理真题及解析答案.zip
- Java密码学(6)——数字证书
- javaweb程序源码
- Android 小项目开发示例大全
- 基于java语言的ocr中英文字符识别技术
- echarts+百度地图实现个人轨迹-点随线顺序移动
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明