基于Quartus II 9.0版本编写的Verilog HDL编写的基本设计实例
包含8位奇偶校验器、16选一数据选择器、add、add4、八位二进制加法计数器、利用function函 数对一个8位二进制数中为0的个数计数、模为60的BCD码同步加法计数器、减法计数器、分频器、数字跑表、抢答器等等代码。本代码均在Quartus9上验证过，能够正确运行和仿真。
文件下载
评论信息
其他资源
- ACCESS 企业员工管理系统
- 基于51单片机多节点RS485通信（带Protues仿真C语言）
- 基于VC++6.0的四杆机构运动仿真软件
- 最优化：GMRES算法
- C#实时获取CPU温度及其它硬件信息（非WMI）
- 客户关系管理系统crm
- SQLiteTest Android SQLite制作简易通讯录
- awgn信道仿真
- jmeter用到的json-20140107.jar包
- GtkSharp开发教程(Linux&C#)
- 多车系统的容错输出同步控制
- 线束连接器的知识培训.ppt
- 2008-2020深圳行测.pdf
- Android错误日志保存并上传服务器
- 毕业答辩-ASP.NET某店POS积分管理系统——积分实绩更新及销售状况统计(源代码论文).rar
- 毕业论文-基于Web的家校系统
- OCaml from the Very Beginning
- Java语言程序设计与数据结构（基础篇）第9章课后习题代码chapter9.rar
- stochastic calculus for finance (shreve)
- 计算器（微信小程序）
- sniffer源代码文件
- 基于JAVA和MySQL的商品销售管理系统(带数据库)
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明