基于Quartus II 9.0版本编写的Verilog HDL编写的基本设计实例
包含8位奇偶校验器、16选一数据选择器、add、add4、八位二进制加法计数器、利用function函 数对一个8位二进制数中为0的个数计数、模为60的BCD码同步加法计数器、减法计数器、分频器、数字跑表、抢答器等等代码。本代码均在Quartus9上验证过，能够正确运行和仿真。
文件下载
评论信息
其他资源
- 计算机网络课程设计之Ping程序（含C++原代码和实验报告）
- Labview调用Matlab简单例程(用MATLAB script技术)
- 《Fundamentals of Statistical Signal Processing,Volume I & II》中文版
- 过电压在pscad中仿真模型
- 花了一下午simulink中对同个一级倒立摆用PID极点配置LQR-一级倒立摆.rar
- vray材质转换.zip
- VisualGDBSuitVS2017.rar
- 基于51单片机的温度报警器程序和原理图
- Pycharm自用的代码颜色配色方案，不错哟~
- VS中NuGet包离线安装CefSharp.WinForms.49.0.1的方法及所需文件（环境VS2010、net4.0）
- Qt 根据手绘板的压力值画线的一个小程序
- UE4实现Vive手柄拾取功能
- 宽带ISM算法
- 计算机三级网路技术注册码
- 我的世界mod资源，连接工具
- 现代操作系统（中文版） 第三版 带书签 绝版
- oracle各java连接驱动包
- 基于混沌系统的数字图像加密程序
- 安徽大学数字图像处理课程ppt及实验报告实验代码
- C++电梯协调运行自动模拟
- 【经典Android游戏源码15】Android 涂鸦跳跃源码
- 《轻松玩转ARM Cortex-M0+微控制器基于飞思卡尔FRDM-KL25Z评估板》代码
- ElasticSearch Java API
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明