基于Quartus II 9.0版本编写的Verilog HDL编写的基本设计实例
包含8位奇偶校验器、16选一数据选择器、add、add4、八位二进制加法计数器、利用function函 数对一个8位二进制数中为0的个数计数、模为60的BCD码同步加法计数器、减法计数器、分频器、数字跑表、抢答器等等代码。本代码均在Quartus9上验证过，能够正确运行和仿真。
文件下载
评论信息
其他资源
- 激光原理 第六版全 周炳琨编著（清晰版）课本教材+习题解答
- MATLAB 下6 自由度AUV 的VRML 建模及仿真
- YOLOV3的部分代码注释，绝对良心
- 曼彻斯特编码的verilog实现
- 逻辑与计算机设计基础第五版（数电） 答案
- Frechet distance 离散FRECHET距离
- Servlet+JSP+MySQL实现的的登录注册页面
- 简单的php网站源码初学者必看
- [Matlab] 去趋势波动分析（DFA）
- 先进PID控制MATLAB仿真
- VTK-6.3.0.zip
- 输液监测装置.zip
- PDF转PPT工具.rar
- Haar+AdaBoost人脸检测适用于DSP板子(比EMCV快6倍) CCS3.0直接编译运行
- 成都电子科技大学数字逻辑设计历年期末试题
- RRT路径规划
- 论文研究-双阈值分割于本色布疵点检测与分类 .pdf
- 深度遍历算法
- C#学生宿舍管理系统附带源码
- STM32F4+USB bulk FS
- matlab读取STL文件
- c++实现哈夫曼树的编译码
- QT实现群聊私聊
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明