基于Quartus II 9.0版本编写的Verilog HDL编写的基本设计实例
包含8位奇偶校验器、16选一数据选择器、add、add4、八位二进制加法计数器、利用function函 数对一个8位二进制数中为0的个数计数、模为60的BCD码同步加法计数器、减法计数器、分频器、数字跑表、抢答器等等代码。本代码均在Quartus9上验证过，能够正确运行和仿真。
文件下载
评论信息
其他资源
- 计算流体力学教程_张德良
- 达梦7数据库JDBC驱动 Dm7JdbcDriver17.jar
- LABVIEW曲线拟合
- VB+Access学生信息管理系统
- InSAR相位降噪旋滤波程序
- Zebra斑马移动打印机(包含CPCL和ZPL中文开发手册)
- 基于labview的模拟温度采集检测系统
- Java新闻发布系统源代码
- Nodejs+express+ejs简单使用实例代码
- 教师课堂用语 激励语.doc
- HET-ISMS-QP-10 信息安全风险评估控制程序 A0.pdf
- Snipaste-1.16.2-x64（32位系统的可以在官网另外下载）.rar
- 数字电子钟设计 quarters
- Chrome浏览器查看elasticsearch head插件
- 线性稳压电源 pcb Altium Designer Winter 09
- 神经模糊预测控制及其matlab实现源代码
- 唐宇迪机器学习视频-tensorflow
- JavaWeb最简单粗暴的简单登录实例源码及数据库，jsp+servlet+mysql
- jpcap.jar jpcap.dll 32 64
- Scratch教案完整版
- 基于SSH三大框架的-档案管理系统.rar
- Delphi USBCamera DirectShow 视频预览、视频录像
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明