基于Quartus II 9.0版本编写的Verilog HDL编写的基本设计实例
包含8位奇偶校验器、16选一数据选择器、add、add4、八位二进制加法计数器、利用function函 数对一个8位二进制数中为0的个数计数、模为60的BCD码同步加法计数器、减法计数器、分频器、数字跑表、抢答器等等代码。本代码均在Quartus9上验证过，能够正确运行和仿真。
文件下载
评论信息
其他资源
- 翠欧ZMotion Basic 编程手册
- CACFAR雷达目标检测-ca_cfar.m
- 一维热传导问题求解函数matlab
- 一次真实的应急响应案例——篡改页面、挖矿（靶场环境下载地址）.txt
- Java面试题全集（上）（中）（下）合集
- sim800上传温湿度到onenet
- Linux下用QT开发音乐播放器
- TTNT美军数据链研究
- 东北大学软件学院数据结构期末复习
- 操作系统学习指导和考试指导（李善平）.pdf
- android连接本地mysql数据库实现增删查改-毕业设计项目
- ECG模型，合成心电信号
- lwip+udp项目实例
- RollABall_Subject-源码
- 人大金仓SQL和PLSQL速查手册.pdf
- Xamarin-Starter：适用于中小型应用程序的带有MVVMCross和Autofac入门模板的Xamarin Forms。 它将与WebApi-Boilerplate入门模板进行通信以获取身份验证和用户配置文件-源码
- 超级简单的安卓文件浏览器源码（适合自己做部分功能）
- C#文本分割器（源码）
- 嵌入式实时操作系统μC\OS-Ⅱ(第2版) pdf part1（共3 parts）
- matlab实现的神经网络预测
- 基于QT4.8的视频播放器
- 基于24位bmp图的信息隐藏和提取
- 串口通信的界面交互性的设计与实现
- 《MFC程序开发参考大全》pdf和代码
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明