基于Quartus II 9.0版本编写的Verilog HDL编写的基本设计实例
包含8位奇偶校验器、16选一数据选择器、add、add4、八位二进制加法计数器、利用function函 数对一个8位二进制数中为0的个数计数、模为60的BCD码同步加法计数器、减法计数器、分频器、数字跑表、抢答器等等代码。本代码均在Quartus9上验证过，能够正确运行和仿真。
文件下载
评论信息
其他资源
- python大作业--爬虫（完美应付大作业）.zip
- neo4j桌面版
- 仿京东购物车页面
- UCINET中文操作教程
- 倒立摆代码
- 计算机组成与设计：硬件/软件接口(RISC_V英文原版)
- 最详细smbus命令解析
- 大型常用爆破字典(包括弱口令，常用密码，目录爆破。数据库爆破，编辑器爆破，后台爆破等）
- vue项目仿美团点餐、评论、选项卡、
- 自适应平滑滤波matlab
- MONyog8.5破解版
- 先电云计算基础架构服务平台镜像-XianDian-Paas-v2.2.iOS
- 传感器原理及工程应用试题整理
- 切场景，淡入淡出.rar
- 限时特价php后端代码和前端代码
- 2019最新版PM3 冰人固件和客户端
- java网络相册
- 餐厅管理系统
- ABC带约束优化算法
- Unity读取Excel的dll文件
- 李天平LTP框架源码大全
- 国际疾病分类标准编码
- 高级后台管理模板
- Rovio陆威机器人安卓手机控制端汉化简版
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明