基于Quartus II 9.0版本编写的Verilog HDL编写的基本设计实例
包含8位奇偶校验器、16选一数据选择器、add、add4、八位二进制加法计数器、利用function函 数对一个8位二进制数中为0的个数计数、模为60的BCD码同步加法计数器、减法计数器、分频器、数字跑表、抢答器等等代码。本代码均在Quartus9上验证过，能够正确运行和仿真。
文件下载
评论信息
其他资源
- 调频接收机multisim仿真文件，分电路，总电路
- SQLTracker Oracle跟踪工具(支持64位)
- 创新创业项目计划书
- hm（免费版）黑马社区—火币全币监控.zip
- jquery gantt
- 生成地质体三维建模理论模型MATLAB
- Quartus II 9.1 (64-Bit)可用的破解器
- 一键脱壳破解
- 世界地图DEM数据下载
- 克拉泼振荡电路.ms13
- 安徽大学_通信原理试卷及答案(期末)
- 运动会成绩管理系统 mfc+ sql2000
- jsp增删改查 mysql
- 百家姓带拼音的mysql.sql
- 开发运维必知的21件事：认清性能问题
- 基于QoS关联的Web服务组合算法
- 骨干员工培养方案.pdf
- 新冠肺炎疫情防控医务人员必会知识点(1)(2).pdf
- 算法导论第三版课后题答案
- jieqicms1.8官方2015最新原版（授权破解）+杰奇1.8wap优化版+支持杰奇小说1.8版关关采集器建站包
- CATIA.P3.V5R20 SP0 SP5 破解文件
- 用Java和SQL-Server做的学生管理系统
- 微信小程序-百度云,从入门到精通(包含商城项目实战)
- C#调用打印机打印实例
- 04735数据库系统原理（2018版）课后习题及答案.docx
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明