基于Quartus II 9.0版本编写的Verilog HDL编写的基本设计实例
包含8位奇偶校验器、16选一数据选择器、add、add4、八位二进制加法计数器、利用function函 数对一个8位二进制数中为0的个数计数、模为60的BCD码同步加法计数器、减法计数器、分频器、数字跑表、抢答器等等代码。本代码均在Quartus9上验证过，能够正确运行和仿真。
文件下载
评论信息
其他资源
- 海迅设计破解版
- 搜狗新闻文本分类数据集SougoCS
- 基于PSO粒子群算法的PID参数自整定程序
- 8-EPLAN项目图例打包.rar
- 牛顿法计算潮流的matlab程序
- 模式识别实验报告matlab(一二)
- 视频在线播放java源码
- 语音计算器 高清音频
- 大学计算机基础知识考试试题及答案.pdf
- 准分子激光与SiC陶瓷的相互作用研究
- Java虚拟机规范jdk8版
- shamir（k,n）门限程序C#语言代码
- Hands-On Internet of Things with Blynk [True PDF]
- qt聊天气泡
- 学生选课系统C#窗体
- rtsp转rtmp
- 基于weiler-atherton算法的多边形裁剪程序实现.rar
- stm32L431的寄存器手册（AN4312 Application note）
- 最长公共子序列（java实现）
- 思科C7200路由器ios
- 2019.5 ios开发 xcode12.3(16F156)最新真机/模拟器包
- 用VB实现字体的旋转VB源码(4KB)
- JSP学生评奖评优管理系统 毕业设计
- 页面上的折叠菜单
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明