基于Quartus II 9.0版本编写的Verilog HDL编写的基本设计实例
包含8位奇偶校验器、16选一数据选择器、add、add4、八位二进制加法计数器、利用function函 数对一个8位二进制数中为0的个数计数、模为60的BCD码同步加法计数器、减法计数器、分频器、数字跑表、抢答器等等代码。本代码均在Quartus9上验证过，能够正确运行和仿真。
文件下载
评论信息
其他资源
- 模块化多电平换流器PSCAD模型
- 基于MATLAB与FFT算法的傅里叶级数可视化程序V2.0
- 世坤101个因子
- 编译原理课程设计
- OPC UA Server Client 实例源码下载
- FlightGear中文说明书
- 基于Labview的简易计算器
- csapp shell lab 满分原创（北大&cmu;） 仅供参考，请勿抄袭
- 存储规划实施方案v3.0.doc
- 多线程统计多个文件的单词数目
- 手机APP Wifi控制LED
- matlab开发-Imsplit
- 局域网查看工具V1.63.rar
- 实现带悬浮条的RecycleView Demo
- Kubernetes安装部署.docx
- 红包雨不停下，树叶不断飘落的动画效果
- vsftpd-3.0.3-33.el8.x86_64.rpm
- CAD批量文本替换程序
- 从MPP数仓迁移至Spark：案例与最佳实践分享
- 淘宝上的微信小程序和小游戏视频教程 源码 前端和后端都有
- 复杂电磁环境下的抗干扰建模
- PyQt5初级教程
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明