基于Quartus II 9.0版本编写的Verilog HDL编写的基本设计实例
包含8位奇偶校验器、16选一数据选择器、add、add4、八位二进制加法计数器、利用function函 数对一个8位二进制数中为0的个数计数、模为60的BCD码同步加法计数器、减法计数器、分频器、数字跑表、抢答器等等代码。本代码均在Quartus9上验证过，能够正确运行和仿真。
文件下载
评论信息
其他资源
- ADS1292R开发板资料
- SuperMap制图实用指南
- BETEM瞬变电磁反演解释软件
- 超市订单管理系统(Eclipse版).zip
- java课程设计大作业 2048小游戏（设计实现文档+源代码）
- Matlab基于贝叶斯，朴素贝叶斯，最小错误率贝叶斯的手写数字识别代码
- 中文常用停用词表.zip
- FASTica算法
- PSAT软件及900页原版教程集合
- 天龙八部全套源码,控制台+lua脚本+测试模块,有很高的参考价值
- IEC61131英文版1-8
- html实现微信界面
- opencv调用海康摄像头
- 简单的数字电压表设计
- 信号与系统 吴大正
- JESD216D-01.pdf
- 1019视频图.zip
- C语言编程实验sy3-4.c
- WindowsFormsApplication1.sln
- Delphi开发技术大全（源代码）-part5
- 记工软件;施工考勤财务系统
- 文本挖掘（英文版）
- 51单片机DHT11温湿度
- hadoop-eclipse-plugin-2.6.4.jar
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明