基于Quartus II 9.0版本编写的Verilog HDL编写的基本设计实例
包含8位奇偶校验器、16选一数据选择器、add、add4、八位二进制加法计数器、利用function函 数对一个8位二进制数中为0的个数计数、模为60的BCD码同步加法计数器、减法计数器、分频器、数字跑表、抢答器等等代码。本代码均在Quartus9上验证过，能够正确运行和仿真。
文件下载
评论信息
其他资源
- 四字词语大全(57554条).txt
- 免费开源指纹浏览器下载
- ffmpeg-4.3.1_64位Windows编译的动态链接库静态库.rar
- 基于miniblink封装的WebBrowser控件CXMBWebCtrl 以及简单浏览器Demo
- C语言直接读写DWG文件源代码
- MATLAB 读取图片识别条码数字程序
- 李航北京大学自然语言处理讲座PPT
- 安卓v2签名工具
- 重机PM-1 3.20破解版
- Skinsharp+最新破解版+90个皮肤
- 数字逻辑课件 欧阳星明 第四版
- Introduction to Computing with Geometry Notes
- 基于django的网页倒计时
- mybatis关联查询问题(一对多、多对一)
- 基于TS模糊方法的遥操作主从转矩设计。
- silent30.mp3
- 基于UML的陆军信息火力战概念建模
- EVE-NG模拟器概述.docx
- Delphi位图按钮BitBtn如何实现按下去显示一张图片,弹起来显示另一张图片.zip
- 舒姗课设：数字电压表.zip
- 自制符号选择器
- JSP连接access学生管理系统
- Orcad16.6绿色安装版
- KinectSDK2.0深度帧3D
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明