基于Quartus II 9.0版本编写的Verilog HDL编写的基本设计实例
包含8位奇偶校验器、16选一数据选择器、add、add4、八位二进制加法计数器、利用function函 数对一个8位二进制数中为0的个数计数、模为60的BCD码同步加法计数器、减法计数器、分频器、数字跑表、抢答器等等代码。本代码均在Quartus9上验证过，能够正确运行和仿真。
文件下载
评论信息
其他资源
- 串口监听工具的源代码
- DCT图像压缩
- SX126-x带书签的中文数据手册.pdf
- Multi-Robot Systems Swarm Robotic
- BCILAB-入门实践PPT
- 实验四__动态分区分配方式的模拟_答案
- Oracle DBA实战攻略
- STM32CubeIDE 1.5 自动代码补全插件
- 清华大学模电试卷及数电试卷
- 大地坐标和空间直角坐标之间的相互转换
- EM12C告警及通知设置
- stm32控制NFC模块（PN532）源码 i2c
- 上海最新形成区划矢量图
- Smart 200 tcpipModbus 通讯库文件
- java实现word转换成html实现word预览
- 基于javaweb的考勤系统示例
- azure-functions-swift：Swift中的Azure函数！ 纯粹在Swift中！-源码
- 西安电子科技大学《高频电子线路》期末真题（含答案）.pdf
- intouch资料合集.pdf
- 房屋出租管理系统access+c#
- 决策树连续值处理案例
- 另外一个更加详细的SED1520驱动程序
- Android TabLayout的Indicator设置为图片
- 社区卫生信息管理系统
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明