基于Quartus II 9.0版本编写的Verilog HDL编写的基本设计实例
包含8位奇偶校验器、16选一数据选择器、add、add4、八位二进制加法计数器、利用function函 数对一个8位二进制数中为0的个数计数、模为60的BCD码同步加法计数器、减法计数器、分频器、数字跑表、抢答器等等代码。本代码均在Quartus9上验证过，能够正确运行和仿真。
文件下载
评论信息
其他资源
- 刘鸿文版材料力学上下册PPT课件全套(526页全).zip
- 韩顺平.循序渐进学.java.从入门到精通完整版PPT+笔记+代码
- 中科大软院高级网络工程（张信明老师版）课后作业答案汇总
- 非监督分类matlab代码
- eda课程设计数字频率计的设计
- 项目开发文档(ISO标准)
- PCA图像融合算法 MATLAB编写
- kkphoon.Simulation of second-order processes using Karhunen-Loeve expansion.pdf
- 脑电信号放大电路 脑电信号放大电路
- 基于NIOSⅡ处理器的MIL-STD-1553B接口卡设计
- 4AM1U2P2教案.doc
- 2019美赛特等奖(O奖)论文
- SIAC：SIAC是基于开源技术构建的企业SIEM-源码
- 智尊宝纺服装CAD十年感恩版v2009.zip
- arcgis底图配准教学
- XSS跨站攻击课程.pdf
- 网吧计费系统数据库案例
- 计算智能历年卷
- 并行计算——结构·算法·编程 习题答案
- 文都计算机统考辅导班资料
- DreamweaverCS6完全学习手册
- Ardunino通过红外发射控制LEGO马达
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明