基于Quartus II 9.0版本编写的Verilog HDL编写的基本设计实例
包含8位奇偶校验器、16选一数据选择器、add、add4、八位二进制加法计数器、利用function函 数对一个8位二进制数中为0的个数计数、模为60的BCD码同步加法计数器、减法计数器、分频器、数字跑表、抢答器等等代码。本代码均在Quartus9上验证过，能够正确运行和仿真。
文件下载
评论信息
其他资源
- ADaM(CDSIC)培训内部资料
- C# NTwain示例
- I.MX6DQSDL-DDR3-Script-Aid-V0.10.zip
- Copula理论及金融分析
- IIR高通、带通和带阻数字滤波器设计
- 简易聊天系统（模拟QQ，含数据库设计）
- matlab脑电信号处理
- 斯坦福课程-凸优化PPT
- 中科大软件学院系统建模与分析期中考试复习.zip
- Java How to Program 第四版中文版
- JSON_Project-源码
- Jenkins http request 1.8.24 插件
- Python学习资源.xmind
- 登陆注册页面android.zip
- 操作系统内存管理实验（C语言实现）
- 02_流式计算基础_第1天（Storm集群部署、单词计数、Stream Grouping）.docx
- 51单片机程序
- TMS320F2812各模块开发例程，适合新手学习
- autoitX3.dll
- 数据库基础实验的实验报告附图
- android.support.design.jar-25.0.0（jar、doc、source）
- Funcode自制游戏
- 企业—后台管理Axure原型
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明