基于Quartus II 9.0版本编写的Verilog HDL编写的基本设计实例
包含8位奇偶校验器、16选一数据选择器、add、add4、八位二进制加法计数器、利用function函 数对一个8位二进制数中为0的个数计数、模为60的BCD码同步加法计数器、减法计数器、分频器、数字跑表、抢答器等等代码。本代码均在Quartus9上验证过，能够正确运行和仿真。
文件下载
评论信息
其他资源
- Android 创建txt文件存到SD卡，向txt文件写入内容，读出txt文件内容
- C4.5决策树代码
- KETTLE之根据多表表名进行批量同步
- 蓝桥杯C语言历年真题与答案（免费）
- 通达信公式教程大全(函数+指标+实例)
- 三维影像重建软件
- 智能手机原理图+PCB全套文件
- STM8S003模拟串口程序
- 虹膜识别代码
- 智能排课系统（C#源码）
- Scanner-Radio(jb51.net).apk
- 大型网站架构改进历程：存储的瓶颈（下）
- Solid Edge 培训资料 01550-通过项目练习技能.pdf
- LAppS：LAppS-Lua Application Server，用于通过WebSockets进行默认通信的微服务。 有史以来最快和最垂直可扩展的WebSockets服务器实现。 低延迟C ++ <-> Lua堆栈往返-源码
- win10超级终端工具
- matlab.m 获取wav文件基频 mel倒谱 fft 变换
- 如何使用Pandas处理大批量数据
- 一元多项式的运算实验报告
- 基于H5的实时语音流播放
- 十六位凌阳单片机语音播报程序
- Oracle的错误集合
- django简易学生成绩管理
- ewebeditor v9.0 .net破解版
- Flash大作业，包含元件、遮罩知识点
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明