基于Quartus II 9.0版本编写的Verilog HDL编写的基本设计实例
包含8位奇偶校验器、16选一数据选择器、add、add4、八位二进制加法计数器、利用function函 数对一个8位二进制数中为0的个数计数、模为60的BCD码同步加法计数器、减法计数器、分频器、数字跑表、抢答器等等代码。本代码均在Quartus9上验证过，能够正确运行和仿真。
文件下载
评论信息
其他资源
- NT96650 和 NT96660 datasheet
- 均匀线阵DOA估计 MUSIC算法和ESPRIT算法的性能分析对比。
- 中科院矩阵分析历年期末试题2014-2018
- 西安交通大学复变函数课件
- 交直流电力系统动态行为分析(徐政)
- 蓝牙通信插件最新版Bluetooth LE for iOS tvOS and Android.unitypackage
- 3done落地台灯模型
- 传统数学形态学滤波器与广义数学形态学滤波器的matlab程序实现.rar
- 操作系统课程设计 银行家算法论文
- 汉语词库.7z
- 实验3.1高斯消去法的数值稳定性实验
- ANSYS二次开发手册V1.0.pdf
- 138.月报工作总结扁平化ppt模板下载.ppt
- Arduino Bluetooth Plugin 5.2.1.zip
- 《手工——源于民间》1-9章教学简案全套.zip
- SD卡 USB VGA DB9 RJ45 RJ22 通讯接口封装Altium Designer AD PCB封装库2D3D元件库文件.zip
- 45571379BPSK.zip
- Matlab R2018a破解文件
- laser-icp-matlab code
- 西门子wincc中文系统基本操作手册.pdf
- 北大青鸟SSM框架整合的超市订单购物系统
- 用swing做的超市管理系统
- GDI+ 画图 画线 拖拽 选中 源代码
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明