基于Quartus II 9.0版本编写的Verilog HDL编写的基本设计实例
包含8位奇偶校验器、16选一数据选择器、add、add4、八位二进制加法计数器、利用function函 数对一个8位二进制数中为0的个数计数、模为60的BCD码同步加法计数器、减法计数器、分频器、数字跑表、抢答器等等代码。本代码均在Quartus9上验证过，能够正确运行和仿真。
文件下载
评论信息
其他资源
- elfutils-libelf-devel-0.97.1-5.x86_64.rpm
- 南瓜、西瓜、西红柿图片数据集
- altium designer常用元件集成库(IntLib)文件
- AES-128加密解密源码及算法详解。
- EET安装包及运行文件
- ASP.NET+SQL Server电子书籍阅读网站.rar
- RFID ISO15693协议标准（中文版）
- EP9442 Datasheet V0/3
- 双边滤波图像处理方法MATLAB程序
- Mac版SecureCRT绿色
- 函调证明材料信.docx
- apache-ant-antunit-1.4-bin.tar.bz2
- 黑马乐优商城项目最新Sql文件
- 通过Git将代码提交到GitHub（上）
- HY971161C.pdf
- esolangs口译员：我的esolangs口译员以及其他许多人的列表-源码
- 研华 数据采集卡应用与编程
- 易语言仿WeGame登录界面
- plc 脱流原程序
- 架构师之路（58沈剑）
- 适合编程的字体 是 Microsoft Yahei UI Regular & Apple Monaco Hybrid. 微软雅黑和 Monaco 字体混合版
- java jsp登陆代码 用jsp跟mysql一起实现登陆界面
- PCL+QVTK点云可视化
- 一种求解带时间窗车辆路径问题的混合差分进化算法
- 精品微信小程序源码打包
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明