基于Quartus II 9.0版本编写的Verilog HDL编写的基本设计实例
包含8位奇偶校验器、16选一数据选择器、add、add4、八位二进制加法计数器、利用function函 数对一个8位二进制数中为0的个数计数、模为60的BCD码同步加法计数器、减法计数器、分频器、数字跑表、抢答器等等代码。本代码均在Quartus9上验证过，能够正确运行和仿真。
文件下载
评论信息
其他资源
- 海康威视DS-7804HW-SNH萤石云程序升级包.zip
- 泛微ecology8非标补丁(E8非标)
- 基本蚁群算法python实现
- 编写采用二叉链表形式存储的二叉树的创建、先序、中序、后序和按层遍历的算法
- de4dot for Reactor 5.0
- 校园二手书市场小程序
- C语言电子地图信息管理系统
- PZ-OV7670摄像头模块--STM32F1测试程序.rar
- PMBOK第5版ITTO超牛口诀记忆法
- Java虚拟机（第二版）PDF高清电子书下载
- navicate.rar
- 杰克斯-源码
- 2017-2021年复旦大学961软件工程专业基础综合考研真题
- coreseek-4.1-win32.tar
- 基于Wi-Fi的移动视频监控平台
- 同济大学VB.net 课件（402页）
- android仿小米锁屏
- 基于粒子群优化神经网络的程序
- linux绑定wwid multipath聚合的盘符
- 双闭环直流调速系统设计
- 配置静态ip程序源码
- 专家系统.ppt
- YUVFilter -- Directshow Transform Filter
- 软考初级程序员考试历年真题+详细答案（2009-2017年）
- 遗传算法示例程序 带GUI界面
- Java Swing帮助文档
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明