基于Quartus II 9.0版本编写的Verilog HDL编写的基本设计实例
包含8位奇偶校验器、16选一数据选择器、add、add4、八位二进制加法计数器、利用function函 数对一个8位二进制数中为0的个数计数、模为60的BCD码同步加法计数器、减法计数器、分频器、数字跑表、抢答器等等代码。本代码均在Quartus9上验证过，能够正确运行和仿真。
文件下载
评论信息
其他资源
- C语言名题精选百则（源代码）
- 数字信号处理：理论算法与实现 胡广书 第二版 教材+答案
- stm32 delay.h 延时文件
- 药代分析 DAS 2.1
- 有限元方法编程及fortran程序__（第三版）
- SAS最详细的中文教程
- windows下caffe的matlab接口
- ZXR10 M6000路由器基本操作与配置实习手册.pdf
- 1stopt5.0免安装
- 基于Python的微信自动回复机器人
- 中科院(国科大)知识产权_开卷资料（有目录）_试卷
- 一种过电压欠电压保护电路
- 吉大中心校区校园导游系统
- AVR ATMEGA16 SPI双机通信的PROTEUS仿真 （双向）（反馈）
- 基于最优马尔可夫链的双级四脚矩阵变换器随机载波调制策略
- mariadb-java-client-2.2.6.rar
- weissdigital.xamarin.addins.mvxcontentpage：使用CodeBehind类创建Forms MvxContentPage-源码
- NERDS-starterpack：用于NERDS堆栈的单页App样板-节点，Express，ReactRedux，带有SQL的数据库（PostgreSQL）-源码
- 软件测试实验报告(例)
- opencv数字识别
- 网络拓扑实验-完整版.pkt
- java 微博登入
- 关于车间调度问题的JAVA 程序
- 基于PL3105的载波通信软件设计
- Android 天气预报加widget源码
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明