基于Quartus II 9.0版本编写的Verilog HDL编写的基本设计实例
包含8位奇偶校验器、16选一数据选择器、add、add4、八位二进制加法计数器、利用function函 数对一个8位二进制数中为0的个数计数、模为60的BCD码同步加法计数器、减法计数器、分频器、数字跑表、抢答器等等代码。本代码均在Quartus9上验证过，能够正确运行和仿真。
文件下载
评论信息
其他资源
- qt 内建PID模拟仿真
- Qt流程图绘制
- A*寻路算法实现MATLAB代码
- 雷达成像算法进展 [邢孟道 编著] 2014年版
- Oracle PL SQL 程序设计第五版(中文上下册+源码) 2
- 通讯录管理系统（C语言课程设计报告附录：源程序）
- Qt 中读写Excel
- 雷达CFAR恒虚警检测仿真
- ET WIN7win10锁驱动.zip
- 计算机组成与设计 RISCV
- javaEE框架实现宿舍管理系统
- 7种插值算法
- 够快科技CTO吕亮亮：在夹缝中亮剑后的峰回路转
- 论文基于.net的网络硬盘系统
- 栈实现迷宫
- vhdl汽车尾灯控制
- 《嵌入式系统应用教程》课件及习题答案
- 网络工程师视频教程BT种子
- MFC实现RSA算法
- MATLAB摄像机标定程序
- java html模板 itext 生成pdf 页眉页脚 合并pdf列子
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明