基于Quartus II 9.0版本编写的Verilog HDL编写的基本设计实例
包含8位奇偶校验器、16选一数据选择器、add、add4、八位二进制加法计数器、利用function函 数对一个8位二进制数中为0的个数计数、模为60的BCD码同步加法计数器、减法计数器、分频器、数字跑表、抢答器等等代码。本代码均在Quartus9上验证过，能够正确运行和仿真。
文件下载
评论信息
其他资源
- psat工具包及使用说明
- 史上最全OpenGL文件安装包
- 安卓wifi遥控源代码
- mysql转MSSQL的ssma license
- HikariCP所需jar包
- 综合评价理论、方法及应用(郭亚军)
- 高斯牛顿法 最小二乘法 拟合函数
- 基于正点原子STM32F103ZET6精英板(战舰板)的贪吃蛇小游戏程序源码
- H5页面分享内容至QQ、微信功能（支持大多浏览器）
- FastICA实现算法介绍及程序
- Timingdesigner9.2内附破解LICENSE和破解教程
- STM32F103ZET6开发板原理图
- 一维二维中值滤波均值滤波matlab编码实现
- 交通灯控制电路设计，proteus仿真
- 射频识别（RFID）技术——无线电感应的应答器和非接触IC 卡的原理与应用1
- 最新过TP游戏保护 windows7 x64系统
- CanvasDefender：MultiLoginApp.com制作的firefox插件的镜像-源码
- iMX6UL ARM Cortex-A7 开发板底板硬件设计-pads9.5 + protel99 版.zip
- 浏览器HTTP缓存运行机制流程图.zip
- blender-2.83.2-windows64.zip
- 匿名科创源码
- DSP+MP3+USB+FAT32
- 中国城市县区列表经纬度，全拼，简拼-三级联动mysql数据
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明