基于Quartus II 9.0版本编写的Verilog HDL编写的基本设计实例
包含8位奇偶校验器、16选一数据选择器、add、add4、八位二进制加法计数器、利用function函 数对一个8位二进制数中为0的个数计数、模为60的BCD码同步加法计数器、减法计数器、分频器、数字跑表、抢答器等等代码。本代码均在Quartus9上验证过，能够正确运行和仿真。
文件下载
评论信息
其他资源
- DIPS地质行业软件
- 黑/白苹果可用rtl8188 8188gu 8188cu芯片的mac驱动支持10.15.zip
- Robot Framework3.0中文手册
- 中国水系地图
- vasp 侯柱峰资料
- 三维投影Demo (使用GDI+绘制三维图形轮廓)
- Multisim仿真—数字钟的设计
- NPCR&UACI;.zip
- 微机原理课程设计 基于8253、8255A、8259A的交通灯控制系统设计
- 光纤光栅仿真代码
- msk自搭建系统simulink
- Spring Data JPA官方文档（中文版）
- VS2008 opencv MFC 计算米粒的个数及最大米粒的面积及周长
- 国科大_数据挖掘期末试题_2016年
- 北斗三号可用的IGS_MGEX测站
- 基于LoRa的地下停车场车辆定位系统设计_庄凯凯.pdf
- freeswitch中文语音文件,包含ivr，conference
- 设备维修管理系统V2.0.2
- c语言编程软件vc6.0.zip
- qq_server_email.py
- 骑士周游问题源码
- TortoiseGit1.8.9.0中文版
- MQL4参考手册
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明