基于Quartus II 9.0版本编写的Verilog HDL编写的基本设计实例
包含8位奇偶校验器、16选一数据选择器、add、add4、八位二进制加法计数器、利用function函 数对一个8位二进制数中为0的个数计数、模为60的BCD码同步加法计数器、减法计数器、分频器、数字跑表、抢答器等等代码。本代码均在Quartus9上验证过，能够正确运行和仿真。
文件下载
评论信息
其他资源
- STM32F446程序
- 不同统计分布雷达散射截面和回波模拟matlab
- WinForm 内嵌 exe程序
- unity 3d 减少FBX模型面插件
- 你画我猜c#,winform版
- 大彩TFT彩屏STM32F103ZET6串口通信程序
- 微机综合课程设计，模拟电梯控制系统
- Beckhoff_KEY_V2.4
- javaEE健康管理系统.zip
- HTML css个人主页模板
- 按键控制计数（0-999）程序及仿真图
- Jakes模型matlab仿真（验证过）
- 基于Qt的局域网即时通信系统（聊天软件）
- 用C语言写的简洁的Dijkstra最短路径算法程序
- sciter UI框架 之 CMake演示工程，vscode即可编译，跨平台
- Udacity-UI-源码
- 1-FPGA时钟设计(源代码).7z
- skyward-matlab-control-simulator：用于测试航空制动器控制算法的Matlab代码-源码
- 1、Axure9.0实现简单的导航或tab切换.mp4
- MATLAB及其在理工课程中的应用指南_第2版_陈怀琛_pdf+程序集+课件
- MFC 拼图游戏
- android ftpclient实例
- 雷达涟漪效果VIew
- opengl实现地球围绕太阳转动
- php-5.6.3.tar.gz
- 基于ArcGIS for javascript的网络分析功能核心代码
- Struts2+jdbc成绩管理系统
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明