基于Quartus II 9.0版本编写的Verilog HDL编写的基本设计实例
包含8位奇偶校验器、16选一数据选择器、add、add4、八位二进制加法计数器、利用function函 数对一个8位二进制数中为0的个数计数、模为60的BCD码同步加法计数器、减法计数器、分频器、数字跑表、抢答器等等代码。本代码均在Quartus9上验证过，能够正确运行和仿真。
文件下载
评论信息
其他资源
- 东大集成PDA(小码哥)开发文档.zip
- JavaEE 课程设计 SSM框架 人力资源系统
- STM32F4三轴磁场GY_271模块调试
- ap1g1-k9w7-tar.153-3.JK.tar
- YOLO算法实现
- JAVA毕业设计外文翻译 中文+英文（JSP技术发展史）
- 磁力计工程
- 网页封装EXE设置工具.zip
- 宏源和SIMNOW CTP穿透式监管下单撤单过测试程序和源代码.zip
- MvcMusicStore-v3.0
- NFA确定化 程序代码
- 进销存管理系统设计说明书
- 同步中的相位估计方法
- 电压频率转换器原理及典型电压频率转换电路的设计
- 偏联系数聚类和随机森林算法在雷达信号分选中的应用
- 一般广义时变系统的容许性和二次容许性
- 高中英语倒装句知识点
- 机械原理习题答案详解
- 仿百度地图自行车搜索路线
- MFC调用Opengl实现三维图形的旋转平移缩放
- 3dmax插件用于快速制作路牙人行道
- STM32系列芯片AD封装及元件库,其中包括了F407、F417等的封装和元件库
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明