RISC-V-single-cycle-core-Logisim-源码

上传者: 42151772 | 上传时间: 2021-12-06 15:50:21 | 文件大小: 25KB | 文件类型: -
RISC-V-单周期核心-Logisim。 介绍: 该存储库包含在Logisim上模拟的RISC-V单周期32位处理器。 该电路包含两个RAM MAR(存储器地址寄存器)的32位ALU,32位数据总线,16KB ROM / RAM,12位地址总线。 寄存器文件包含32个数据宽度为32位的寄存器,以及一些故障排除代码以验证所有电路组件。 成分: 1.ALU 2.寄存器文件3.存储器地址寄存器4.立即生成5.控制单元6.类型解码7.控制解码8.RAM 9.分支电路10.程序计数器 讲师: Zeeshan Rafique先生 先决条件工具 后勤 金星刺激器 可以激发的说明: 以下是此单周期CPU激发和检查的27条指令, 1.add 2.addi 3.sub 4.xor 5.and 6.slt 7.sltu 8.sll 9.srl 10.sra 11.lw 12.jalr 13.slli

文件下载

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明