OpenROAD:OpenROAD的统一应用程序实现了RTL到GDS的流程-源码

上传者: 42144554 | 上传时间: 2021-05-30 02:47:47 | 文件大小: 168.42MB | 文件类型: ZIP
开放道路 OpenROAD是一种集成的芯片物理设计工具,可将设计从合成的Verilog扩展到布线布局。 下面显示了使用OpenROAD构建芯片的步骤概述。 初始化平面图-定义芯片尺寸和单元行 放置销(用于不带焊盘的设计) 放置宏单元(RAM,嵌入式宏) 插入底物龙头细胞 插入配电网 宏单元的宏定位 标准单元的全局放置 修复最大摆率,最大电容,最大扇出违规和长电线 时钟树综合 优化设置/保持时间 插入填充单元 全局路由(详细路由的路由指南) 详细的路由 OpenROAD使用OpenDB数据库和OpenSTA进行静态时序分析。 建造 OpenROAD构建需要以下软件包: 工具 cmake 3.14 gcc 8.3.0或clang7 野牛3.0.5 弹性2.6.4 痛饮4.0 图书馆 提升1.68 tcl 8.6 zlib 本征 柠檬 qt5 CImg(可选更换)

文件下载

资源详情

[{"title":"( 3106 个子文件 168.42MB ) OpenROAD:OpenROAD的统一应用程序实现了RTL到GDS的流程-源码","children":[{"title":".dockerignore <span style='color:#111;'> 736B </span>","children":null,"spread":false},{"title":".clang-tidy <span style='color:#111;'> 1.78KB </span>","children":null,"spread":false},{"title":".gitmodules <span style='color:#111;'> 104B </span>","children":null,"spread":false},{"title":"Exception.i <span style='color:#111;'> 1.02KB </span>","children":null,"spread":false},{"title":"OpenRoad.tcl <span style='color:#111;'> 8.18KB </span>","children":null,"spread":false},{"title":"......","children":null,"spread":false},{"title":"<span style='color:steelblue;'>文件过多,未全部展示</span>","children":null,"spread":false}],"spread":true}]

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明