Kryon:FPGA，Verilog，Python

附件源码文章源码

克赖恩 FPGA图像处理，连接组件分析-标签该存储库包含一些用于Image Process的Verilog代码，例如图像过滤，图像平滑，边缘检测，二进制图像腐蚀，膨胀，RGB到HSI的转换以及Connected Component Analysis-Labeling。对代码进行了详细注释，请阅读注释，您将知道如何使用它。此处的连接组件分析标签算法是基于FPGA的并行，流水线实时算法。它只需要缓冲一行图像数据，不需要DDR。我已经写了两篇有关这些代码的文章，都是中文，但是google translation够了。 “ CCAL.py ”是我制作的Connected Component Labeling算法动画的源代码： “ C＃ ”里的“加水印”是一个可以批量给图片文件加很多水印的小软件 “ FPGA以太网Mac.py ”是FPGA MAC，用python编写的简单GUI使用

文件下载

资源详情

[{"title":"（ 112 个子文件 29.01MB ） Kryon:FPGA，Verilog，Python","children":[{"title":"微信赞赏码.png 36.97KB ","children":null,"spread":false},{"title":".gitignore 6.06KB ","children":null,"spread":false},{"title":"Form1.Designer.cs 75.24KB ","children":null,"spread":false},{"title":"Program.cs 491B ","children":null,"spread":false},{"title":"图片Tabpage.cs 7.49KB ","children":null,"spread":false},{"title":"......","children":null,"spread":false},{"title":"文件过多，未全部展示","children":null,"spread":false}],"spread":true}]

评论信息

其他资源

免责申明

【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论【只为小站】经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见版权及免责申明

Kryon:FPGA，Verilog，Python

文件下载

资源详情

评论信息

其他资源

免责申明

个人信息

热门下载

最新下载