rtl2booksim:带有钩子的片上网络模拟器（Booksim），用于在Verilog中共同仿真RTL设计-源码

RTL2Booksim “将RTL设计连接到灵活的NoC仿真器” 该工具允许将C / C ++模拟器或RTL（Verilog）设计连接到Booksim（Booksim是斯坦福大学开发的一种广泛使用的具有周期精度的NoC模拟器，也可以在GitHub上找到）。 简而言之，RTL2Booksim允许您在Verilog设计中使用NoC，而无需实际为其编写Verilog，相反，我们使用Booksim尝试了许多不同的NoC变体，而无需额外的设计工作。 首先，请看示例。 cpp_example：调用“ send_flit”和“ send_credit”之类的函数来演示如何编写与Bookim通信的简单cpp模拟器。 verilog_example：实例化“ rtl_interface.sv”，它基本上是Booksim NoC的verilog包装器。 然后，您可以通过rtl_interface将设