AM 调制解调的 VIVADO 实现

fpga AM

内容名称：AM 调制解调（VIVADO）工程代码工程环境：Xilinx VIVADO 2018.3 内容概要：本工程以正弦波作为调制信号进行 AM 调制和解调，解调模式为包络检波。工程中的信号频率、幅度等都可根据用户需求进行调节。本工程使用 Verilog 编程，利用 Xilinx VIVADO 中的 DDS 和 FIR 等 IP 核辅助设计，借助 MATLAB 生成滤波器系数文件。上述 HDL 源码、IP 源码及.coe 系数文件全部打包。本工程已经过 Testbench 测试无误，读者下载后能直接进行仿真。本工程的建立、代码实现原理、仿真测试讲解等已在博客主页文章中进行展示，以便于读者理解。适合人群：FPGA（VIVADO）使用者，掌握 Verilog。阅读建议：结合主页博客讲解进行阅读。

文件下载

资源详情

[{"title":"（ 733 个子文件 53.08MB ） AM 调制解调的 VIVADO 实现","children":[{"title":"lowPassFilter.coe 825B ","children":null,"spread":false},{"title":"ISEWrap.js 7.14KB ","children":null,"spread":false},{"title":".vivado.end.rst 0B ","children":null,"spread":false},{"title":"runme.sh 1.19KB ","children":null,"spread":false},{"title":"exm.tcl 3.97KB ","children":null,"spread":false},{"title":"......","children":null,"spread":false},{"title":"文件过多，未全部展示","children":null,"spread":false}],"spread":true}]

评论信息

其他资源

免责申明

【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论【只为小站】经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见版权及免责申明

AM 调制解调的 VIVADO 实现

文件下载

资源详情

评论信息

其他资源

免责申明

个人信息

相关资源标签

热门下载

最新下载