只为小站
首页
域名查询
文件下载
登录
首页
论文研究-卷积码编码器的Verilog HDL设计 .pdf
论文研究-卷积码编码器的Verilog HDL设计 .pdf
上传者:
39841848
|
上传时间: 2021-05-21 14:39:50
|
文件大小: 254KB
|
文件类型: PDF
卷积码
卷积码编码器的Verilog HDL设计,孔晓燕,刘丹谱,卷积码是一种性能优良的差错控制编码。如传输中产生差错的数目在码的纠错能力之内,可以对差错进行定位并自动加以纠正。本文在阐
文件下载
立即下载
评论信息
其他资源
Arduino飞鼠 空中鼠标 陀螺仪
ASP.NET新闻发布系统
EMREdit编辑器
Vivado2018.3_license
Mac os x10.8操作系统的dmg格式的下载地址
软件测试总报告-实例(珍藏版)
操作系统第五版费祥林-课后习题答案参考.pdf
USRP Gnuradio整理资料
仿Wireshark抓包工具MFC实现
高仿58同城
JESD224A-Flash Storage-Flash存储标准
中央广播电视大学《计算机网络(本)》期末总复习资料(含答案).pdf
Joyoshare Media Cutter 3.2.1.44 简体中文语言文件
NOIP2008复赛提高组试题.pdf
设计阶段如何画用例图(Use-CaseDiagram)
passcloudsql.zip
随机信号分析讲义——详细
高通vuforia-unity-6-2-10.unitypackage
C#函数式编程英文版
CMM 解释器(JAVA实现)
ARM嵌入式WINCE实践教程.pdf
基于WinCE的串口应用程序编写及测试
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
热门下载
EEMD算法应用于信号去噪.rar
拾荒者扫描器.zip
(推荐)小爱触屏音箱LX04_2.34.5-官改-(开发版)SP5
2020年数学建模B题穿越沙漠全部代码全国赛二等奖.zip
基于LSTM模型的股票预测模型_python
商用密码应用与安全性评估——霍炜.pdf
2019和2021年华为单板通用硬件笔试题及答案
多目标优化算法(四)NSGA3的代码(python3.6)
opcua服务器模拟器+opcua客户端工具.rar
QT自制精美Ui模板系列(一)桃子风格模板 - 二次开发专用
基于Python网络爬虫毕业论文.doc
《应用非线性控制》(美)斯洛坦著;程代展译(清晰)
空间谱估计理论与算法------程序.rar
token登录器.rar
RNN-LSTM卷积神经网络Matlab实现
最新下载
CASS简特细等线.ttf
XCustomPlot.rar
Link16-matlab-波形生成
Abaqus经典例题集(3).rar
基于Labview 的FT4222H 应用程序开发说明
ADS1299脑电信号采集
HP45喷墨打印头规格书
人工智能应用开发之QT5+OpenCV4.8从入门到实战(C++)课程
LabView图像截屏
netterm4.3.0含注册码