只为小站
首页
域名查询
文件下载
登录
首页
论文研究-卷积码编码器的Verilog HDL设计 .pdf
论文研究-卷积码编码器的Verilog HDL设计 .pdf
上传者:
39841848
|
上传时间: 2021-05-21 14:39:50
|
文件大小: 254KB
|
文件类型: PDF
卷积码
卷积码编码器的Verilog HDL设计,孔晓燕,刘丹谱,卷积码是一种性能优良的差错控制编码。如传输中产生差错的数目在码的纠错能力之内,可以对差错进行定位并自动加以纠正。本文在阐
文件下载
立即下载
评论信息
其他资源
基于深度学习的表情识别系统
国密SM2 / SM3 / SM4 / SM9 / ZUC算法的官方源代码
Pointnet++中文翻译
PLC通讯协议
Java汽车租赁管理系统源码.rar
北京最全的矢量数据
小区充电桩设备程序
DSP28335定时器程序
VDA6.3:2016红皮书中文版检查表部分(P2-P7)-updated.pdf
哈特岛-源码
expand.zip
伏安特性曲线的测量.docx
文鼎粗黑简繁(兼容新版win10).ttf
jdk-8u151-windows-x64.exe
Access解密工具
myTest-20190203-dualADCok.zip
自绘树形控件
很好的国内活跃ip段扫描器
最新FTP定时传输小工具
OpenGL --A Primer[2nd Edition] OpenGL程序设计指南[第2版].part1.rar
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
热门下载
IEEE 39节点系统的Simulink模型
RX560 bios合集(请务必注意显存品牌和大小以及是否需要6pin!)含刷新工具.zip
雷达信号处理仿真程序(MTI,MTD等)
人体姿态检测
MATLAB车牌识别系统
得到品控手册7.0.pdf
工程伦理_李正风,丛杭青,王前_北京:清华大学出版社 , 2016.08_P329.pdf
RentingSystem.rar
基于Matlab的IEEE14节点潮流计算.zip
上帝之眼和拾荒者.rar
夏天IC助手1.8你们懂的
先进PID控制Matlab仿真第4版-PDF+代码.zip
倒立摆的模糊控制(基于simulink仿真,适合初学者).rar
基于VMD算法的信号降噪.rar
PLECS中文手册.pdf
最新下载
SHL(Java.Platform.Enterprise.Edition)在线试题
失控_Out of Control_英文原版-KK
( 管家婆辉煌V7.2 绿色破解版(单机版)
F412V6_V6.0.2P2T1_UPGRADE_BOOTLDR.bin
《武汉市轨道交通12号线(江北段)工程环境影响报告书》.pdf
double_circle.slx
HamRadioDeluxe6.4.0.893安装特别版(附注册机破解教程)
开阳AMT630HV100 sdk开发相关资料
htscreen
Label Matrix v8.70破解文件