只为小站
首页
域名查询
文件下载
登录
首页
论文研究-卷积码编码器的Verilog HDL设计 .pdf
论文研究-卷积码编码器的Verilog HDL设计 .pdf
上传者:
39841848
|
上传时间: 2021-05-21 14:39:50
|
文件大小: 254KB
|
文件类型: PDF
卷积码
卷积码编码器的Verilog HDL设计,孔晓燕,刘丹谱,卷积码是一种性能优良的差错控制编码。如传输中产生差错的数目在码的纠错能力之内,可以对差错进行定位并自动加以纠正。本文在阐
文件下载
立即下载
评论信息
其他资源
FlyCapture2 安装及使用说明
matlab气象风玫瑰图-wind_rose.m
新升级版TP5商城小程序源码+公众号版+h5一整套源码V3.zip
微信小程序实现的简单教务管理系统
IEC62196-2-2016
磁盘调度算法的实现
Nport Administrator v1.22
kuka伺服枪配置
pyQt写的一个读取图像的程序,
海思Hi3516 原理图 PCB 设计参考 全套硬件设计资料
基于LABVIEW的跑马流水灯的设计
libiconv-1.15 for win10
完整的GIS系统
用于提取感兴趣区域提取的GBVS算法原理,
电机测速程序的实现很使用 可读性强
汽车电控技术.ppt
fatfs资料.zip
elsarticle.pdf
淘宝客导购小程序(前端后端)
编译原理课件和每章作业答案
IDRISI_TerrSet_18.2_part1
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
热门下载
韦来生《数理统计》课后习题与答案
基于matlab扩频通信系统仿真(整套代码)
VideoDownloadHelper去除120分钟时间限制-高级版.zip
cublas64_11.dll cublasLt64_11.dll cusolver64_11.dll
BP_PID控制仿真.rar
PSO-LSSVM的MATLAB代码.rar
2022学术英语写作(东南大学) 章节测试+期末test答案
航迹融合算法MATLAB仿真程序
狂神说全部笔记内容.zip
西门子逻辑控制设计开发_3部10层
简易示波器-精英板.zip
多目标优化算法(四)NSGA3的代码(python3.6)
EasyMedia-ui.zip
基于LSTM模型的股票预测模型_python
先进PID控制Matlab仿真第4版-PDF+代码.zip
最新下载
( 管家婆辉煌V7.2 绿色破解版(单机版)
F412V6_V6.0.2P2T1_UPGRADE_BOOTLDR.bin
《武汉市轨道交通12号线(江北段)工程环境影响报告书》.pdf
double_circle.slx
HamRadioDeluxe6.4.0.893安装特别版(附注册机破解教程)
开阳AMT630HV100 sdk开发相关资料
htscreen
Label Matrix v8.70破解文件
SPC控制图判异标准及异常处理方法
ORCAD_10.3_Licence生成程序.rar