Verilog-AMS实值建模指南.pdf

上传者: 39841365 | 上传时间: 2021-09-22 17:02:44 | 文件大小: 1.02MB | 文件类型: PDF
实值建模(RVM)是一种方法,你可以通过它来执行模拟或验证
采用离散模拟实值的混合信号设计。
这只允许使用模拟
该数字解算器,避免了较慢的模拟仿真,实现了密集的验证
短时间内混合信号设计。
在这种情况下,您需要考虑权衡
在仿真性能和精度之间。
RVM还提供了链接的可能性
与其他先进的验证技术,如基于断言的验证,没有
与模拟引擎接口或定义新的语义来处理
模拟值。
预计您将通过迁移模拟来启用RVM flow
模型或晶体管级设计到RVM风格

文件下载

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明