基于FPGA的数字电子时钟设计
利用数字电子技术、EDA设计方法、FPGA等技术，设计、仿真并实现一个基于FPGA的数字电子时钟基本功能，其基本组成框图如图1所示，振荡器采用ALTERA的DE2-70实验板的50MHz输出，分频器将50MHz的方波进行分频进而得到1Hz的标准秒脉冲，时、分、秒计时模块分别由二十四进制时计数器、六十进制分计数器和六十进制秒计数器完成，校时模块完成时和分的校正。扩展功能设计为倒计时功能，从59分55秒至59分59秒，每秒亮一盏灯报时。
文件下载
评论信息
其他资源
- MATLAB串口调试助手源代码
- 国际10-20系统脑电极分布图Viso绘制
- 基于MATLAB的PQ分解法程序
- 零点城市社交电商1.7.5版本20200109.zip
- CleanMyMac_X_4.7.4__TNT.dmg
- opengl写的台灯
- informatica全量，按时间戳增量更新抽取
- 蛇形单极子天线HFSS仿真模型（2.45GHz WIFI和蓝牙天线）
- 阿里云 专有云企业版 V3.12.0 云平台 ASO开发指南 20200729.pdf
- 曙光服务器安装Windows系统说明
- GHra2-china.rar
- Blender，一个神奇的3D建模软件
- 量角器基础-源码
- CISP网络安全监管_v4.2.pptx
- horovod-0.21.1-cp36-cp36m-linux_x86_64.whl
- 八数码 + 迭代深搜 +A*
- centos7 检测公网ip变化并发送变化内容到私人邮箱
- 轮廓跟踪法提取图像轮廓（MATLAB）源码
- 新概念模拟电路
- Multism13.0汉化破解版
- Fluvio Pro3.0 unity流体物理插件unity5可用
- android手机新闻客户端和服务器端源码
- 图像能见度
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明