一种13 bit 40 MS/s采样保持电路设计
设计了一个用于13 bit 40 MS/s流水线ADC中的采样保持电路。该电路采用电容翻转结构，主运算放大器采用增益提高型折叠式共源共栅结构，以满足高速和高精度的要求。为减小与输入信号相关的非线性失真以获得良好的线性度，采用栅压自举开关。采用电源电压为3.3 V的TSMC 0.18 μm工艺对电路进行设计和仿真，仿真结果表明，在40 MHz的采样频率下,采用保持电路的SNDR达到84.8 dB，SFDR达到92 dB。
文件下载
评论信息
其他资源
- IEEE ENDNOTE 模板【更新】
- 联合国文件-FAO56中文版
- OpenCodecSetup64位解码器
- Altera USB Blaster驱动
- Iocomp Components v4.02 SP2 Full Source(完整源码)
- Communication Networks by R. Srikant and Lei Ying
- Win10最新版本1803旗舰/企业版系统光盘镜像 ISO下载
- 2005-2020信息系统项目管理师历年真题（含上午题、案例分析、论文）试题和答案.rar
- 轮廓波变换及其去噪的程序
- Linux（一）资源.zip
- python web py入门配套源代码
- MySQL_Overview.json
- 比特币挖矿程序python实现.doc
- 通用除费-源码
- HttpHelper 苏飞万能框架 V1.9.0.6 源码
- love-IDEA插件：用于IntelliJ IDEA和PHPStorm的LÖVE插件。 （正在寻找新的维护者！）-源码
- MySQL简单主从方案及暴露的问题
- GBase 8s PHP连接指南V1.0(3).docx
- Sublime Text 3绿色破解版
- 学生成绩管理系统
- RPG解包器 Rgss_Extract
- 扩容盘量产教程.zip
- 汇编编译器comp86
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明