一种13 bit 40 MS/s采样保持电路设计
设计了一个用于13 bit 40 MS/s流水线ADC中的采样保持电路。该电路采用电容翻转结构，主运算放大器采用增益提高型折叠式共源共栅结构，以满足高速和高精度的要求。为减小与输入信号相关的非线性失真以获得良好的线性度，采用栅压自举开关。采用电源电压为3.3 V的TSMC 0.18 μm工艺对电路进行设计和仿真，仿真结果表明，在40 MHz的采样频率下,采用保持电路的SNDR达到84.8 dB，SFDR达到92 dB。
文件下载
评论信息
其他资源
- labview datasocket缓冲方式发布和订阅数据.vi
- 华视CVR-100U身份证阅读器C#开发包
- 数值线性代数习题答案_徐树方_北大出版
- Bezier曲面, Coons曲面, B样条曲面绘制(用OpenGL实现)
- 基于改进蚁群算法的纳什均衡求解
- 系统移植交叉工具链和u-boot相关资料
- 小型系统的《软件需求规格说明书》、《软件设计规格说明书》、《软件测试计划》、《软件使用手册》
- powell鲍威尔法(c++).7z
- redis_helper
- 以51单片机为核心的DS18B20的数码管显示温度程序+Proteus仿真
- pls 回归分析代码
- STM32掌机驱动OLED屏幕
- AWVS 11破解版.zip
- 学习C语言的必备基础知识.doc
- 离线数仓安装包.rar
- 单站无源定位的一种改进的粒子滤波算法
- 视频流中的人脸跟踪以及眼睛定位
- 狮子鱼社区团购V11.4.0.zip
- libpng-1.6.12.tar.gz
- FDTD算法一维TE波传播
- jQuery实战(第三版) (Bear Bibeault) pdf
- 《Android移动应用设计与开发》PDF
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明