基于FPGA的并行DDS
介绍一种提高直接数字合成器（DDS）系统时钟频率的并行处理方法。给出了一个基于现场可编程门阵列（FPGA）的具有400MHz系统时钟频率DDS电路的实现方法和实验测试结果。采用直接中频输出方式，输出频率范围250MHz～350MHz，频率分辨率6Hz，寄生信号抑制50dB。该DDS电路具有接口简单、使用灵活等优点，可用于雷达、电子战领域的宽带信号产生。
文件下载
评论信息
其他资源
- vhdl语言写IIC接口程序
- 软件工程概论--郑人杰PPT
- 现在代通信原理课后答案（全部）张辉 曹丽娜 主编
- 基于JAVA的网上书店开题报告
- OpenGL 4.0 Shading Language Cookbook及完整源码
- NSGA2 多目标优化
- faster_rcnn_models.tgz 第1部分，共4部分，全部下载解压
- ANSYS 14.0工程实例解析与常见问题解答[扫描版PDF电子书]
- Intouch中文完全手册
- php随机数反推
- ModbusSlave 7.0和ModbusPoll_7.0软件+注册码
- UWF安装包（windows 10 x64 1803提取版）
- 指南车机器人商业计划书【恩美路演提供】保密.pdf
- SogouExplorer.exe
- Editorial: Welcome to
- TCP,UDP,IP协议分析知识.pdf
- 技术更新，战术升级！Python爬虫案例实战从零开始一站通.rar
- 人员管理系统 java swing图形化界面
- 蜂鸣器发声（汇编）
- C++ 三子棋代码
- 所有姓名(三个字以下)拼音字典
- 高仿多米音乐播放器（android）
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明