基于FPGA的并行DDS
介绍一种提高直接数字合成器（DDS）系统时钟频率的并行处理方法。给出了一个基于现场可编程门阵列（FPGA）的具有400MHz系统时钟频率DDS电路的实现方法和实验测试结果。采用直接中频输出方式，输出频率范围250MHz～350MHz，频率分辨率6Hz，寄生信号抑制50dB。该DDS电路具有接口简单、使用灵活等优点，可用于雷达、电子战领域的宽带信号产生。
文件下载
评论信息
其他资源
- matlab图像压缩感知
- jsp+servlet人事管理系统
- STM32F107官方开发板电路（包括原理图和PCB）
- Arduino 控制42步进电机小程序
- 浅析物联网与人工智能的结合
- Spring+SpringMVC+Mybatis高校宿舍管理系统
- Linux下用QT开发音乐播放器
- 基于单片机的紫外线检测仪
- 单片机实验
- web告白神器
- spket1.6.23 破解补丁（含License.class）
- 安德森版本商务与经济统计（第12版）自测题解答与偶数题答案.pdf
- funcode 打飞虫c语言源码
- Socket 进程通信(类似QQ的聊天程序)
- 系统集成项目管理工程师案例分析背诵要点
- SWT教程java开发文档
- 北京科技大学《随机过程》期末试卷真题.pdf
- 【079期】如何阅读研究报告和撰写文献综述.docx
- 系统包，风+水+wjcx+高级视频的套装库，非常全面和可靠的解决方案
- 深入理解云计算：基本原理和应用程序编程技术 (高清 带完整书签)
- 微带线计算软件
- 高清彩版 .net core 2.1
- jsp+servlet+ajax+easyui学生管理系统
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明