基于FPGA的并行DDS
介绍一种提高直接数字合成器（DDS）系统时钟频率的并行处理方法。给出了一个基于现场可编程门阵列（FPGA）的具有400MHz系统时钟频率DDS电路的实现方法和实验测试结果。采用直接中频输出方式，输出频率范围250MHz～350MHz，频率分辨率6Hz，寄生信号抑制50dB。该DDS电路具有接口简单、使用灵活等优点，可用于雷达、电子战领域的宽带信号产生。
文件下载
评论信息
其他资源
- 基于暗通道和导向滤波的图像去雾算法C++实现
- Windows 2000 Server
- 最完美的个人日常生活开支记账表
- 双重差分命令实现及检验
- revit小别墅模型
- .net mvc后台管理系统
- UnitySoftMask.zip
- 【硕士论文代码】基于Matlab的BA无标度网络拓扑生成算法，BA模型有两个重要特性：增长特性和优先连接特性.rar
- 基于Javaweb的学生成绩管理系统/学生信息管理系统
- DWT小波变换MATLAB
- 上海凯泉泵用材料手册.rar
- 门户网站源码java ssm框架开发的java web行业通用门户网站企业官网,后台可设置所有数据
- HPE ProLiant DL380 Gen9 服务器用户指南.pdf
- excel套打模板(含源码)
- 四面体插值MATLAB 函数
- 基于无味滤波(UF)的被动传感器目标定位算法研究
- AnimationDemo.zip
- GA∕T 74-2017 安全防范系统通用图形符号（CAD）
- 【ssm项目源码】企业权限管理系统.zip
- WebFtp(Web 版Ftp)
- 静态网页作品-精美个人主页源代码
- 西门子PLC S7-200系列使用手册
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明