基于FPGA的高速串行数据收发接口设计
针对传统ADC/DAC应用中采样数据并行传输存在线间串扰大、同步难等问题，设计了一种基于高速串行协议——JESD204B的数据收发接口。以Xilinx公司V7系列FPGA为核心控制单元设计电路，在单通道传输速率为6 Gb/s的条件下完成数据收发测试，验证了传输过程中数据的同步性、准确性及整体方案的可行性。设计结果表明，这种串行传输方式不仅解决了并行传输所带来的诸多问题，还降低了制板设计时PCB布线的复杂程度、减少了板层数量、节约了成本。
文件下载
评论信息
其他资源
- jdk1.8.0_162.tar.gz
- STM32F407 串口配置 串口1~6 六串口同时使用
- 使用YOLOv3模型训练自己的数据集
- 世界主要城市经纬度.json
- c和指针课后题答案(完整版)
- GLD型钢五金手册（单文件独立运行版）.7z
- 云计算31项国家标准
- MFC 全部自绘控件 界面库
- 华工人工智能试卷
- PLSQL Developer_11_x64
- Visual+Assist+X+通用破解补丁+v2.0
- 小儿语_描红_注音_笔序_大字帖.doc
- 原力P2P检测工具-需下载原力插件
- NT39016D_V0.7_20080310.pdf
- EEPROM与FLASH(W25)芯片手册对比.rar
- 自组织映射R操作说明
- 2019三级网络技术等级考试模拟软件
- 全国职业技能大赛高职组计算机网络应用国赛B卷
- u-boot 1.2.0 s3c2410 阳初
- Reflector 10. 原版+破解
- 2018李永乐现代基础视频配套讲义
- jre-6u31-windows-i586.exe
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明