JPEG-LS多路并行译码的FPGA实现
提出了一种基于FPGA的JPEG-LS的多路并行译码系统，运用VHDL语言实现，以提高图像的译码速度。系统主要分为检测模块、译码模块和码流分配模块三部分。在检测模块中提取和去除头文件的图像信息，译码模块则根据算法对图像数据进行恢复，码流分配模块为多路并行算法的关键，利用流水线结构的思路采用乒乓操作将码流从检测模块传送到外部RAM。在译码时采用同样的方法将数据送入多个译码模块进行译码。
文件下载
评论信息
其他资源
- kinectV2 抠图 自动拍照
- 全功能串口调试助手vb.net源码
- 基于BP神经网络的人脸识别源码（matlab）
- WIFI 芯片ESP8266 开发视频教程（实践篇）
- smtp.c（用C语言编写的一个SMTP的服务器程序）
- 现代通信原理-清华曹志刚PDF版 经典
- 会议室预定系统的Java实现
- 编译opencv需要的下载失败的ffmpeg.dll/iipcv/face_landmark_model.dat
- 数理统计初级教程(带封面及目录)
- stm32f429I核心板
- EandM_DancerLE.
- 《简单的逻辑学》D.Q.麦克伦尼
- ICN6211.PDF
- 数据挖掘技术的算法与应用读书报告
- 2020-2021智能手机消费趋势与用户忠诚和流失度报告.pdf
- 自动高速下载python第三方库.zip
- 十进制计数器+七段译码器
- Proxifier PE 2.91 中文版
- 车牌识别源代码
- j2ee课程设计（题目：资源下载）
- 泛函分析讲义北京大学电子版
- 主成分回归
- C# 论文：实验室设备管理系统+数据库
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明