LVDS高速并口通信协议设计

FPGA

提出高速数据传输系统中IEEE802.3千兆网卡与同步静态存储器间非对称点对点高速通信接口和通信协议设计方案，接口速率不低于1 Gb/s。基于高速接口中常用的低电压差分信号技术，电气连接单向使用5路低摆幅差分信号对,其中1路时钟，4路数据，双沿采样源同步传输；基于适用于短传播延时的停止等待自动重复请求协议，通信协议使用命令——应答机制；利用模256校验保证数据的可靠传输。理论分析表明，通信接口带宽可达1.2 Gb/s，协议效率在99%以上，协议工作稳定可靠，在满足千兆网卡全速接收转发数据的情况下，高速并口带宽仍有裕量。

文件下载

评论信息

其他资源

免责申明

【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论【只为小站】经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见版权及免责申明

LVDS高速并口通信协议设计

文件下载

评论信息

其他资源

免责申明

个人信息

相关资源标签

热门下载

最新下载