针对FPGA优化的高分辨率时间数字转换阵列电路
介绍一种针对FPGA优化的时间数字转换阵列电路。利用FPGA片上锁相环对全局时钟进行倍频与移相，通过时钟状态译码的方法解决了FPGA中延迟的不确定性问题，完成时间数字转换的功能。在Altera公司的FPGA上验证表明，本时间数字转换阵列可达1.73 ns的时间分辨率。转换阵列具有占用资源少，可重用性高，可以作为IP核方便地移植到其他设计中。
文件下载
评论信息
其他资源
- 2018电赛题汇总
- Fundamentals of Wireless Communication中文版
- VB串口通信程序设计典型实例[教程]
- Sound Blaster Connect的uwp版独立安装包
- 现代控制理论基础（中文版）.pdf
- Qt5Package.vsix
- 多米诺A320i喷码机使用手册
- 网站商业计划书
- 基于JavaWeb技术的旅游网站的设计与实现
- 三相逆变器并联仿真
- ATR 解析工具
- Java实现带联机对战功能的俄罗斯方块
- BT656 verilog代码720*576
- UDPSender.rar
- 毕业设计C#仓库管理系统
- toad 12.5以及以上注册码
- 学生信息管理系统(实现对信息的删除，添加，修改，查询，统计等功能)
- 26023R2F2B00-W1.ROU
- 360时间同步防止时间修改器.zip
- Android后台进行长图的生成并分享
- VB.net彩票模拟程序
- XPDFLib静态库
- JWT(JsonWebToken)+SpringMVC项目demo
- xcp协议教程
- vs2013串口
- jfinal+echarts实现饼图(数据库中读取数据)
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明