针对FPGA优化的高分辨率时间数字转换阵列电路
介绍一种针对FPGA优化的时间数字转换阵列电路。利用FPGA片上锁相环对全局时钟进行倍频与移相，通过时钟状态译码的方法解决了FPGA中延迟的不确定性问题，完成时间数字转换的功能。在Altera公司的FPGA上验证表明，本时间数字转换阵列可达1.73 ns的时间分辨率。转换阵列具有占用资源少，可重用性高，可以作为IP核方便地移植到其他设计中。
文件下载
评论信息
其他资源
- 无线通信基础中文版（Fundamentals of Wireless Communication）人邮 李锵等译
- vb获取网页天气预报
- 基于深度学习的图像去噪算法研究.pdf
- EMD EEMD VMD比较
- CH340串口驱动
- java实训项目（含源码和文档）
- 龙贝格算法 matlab
- matlab实现haar小波分解
- C#实现磁盘调度的四种算法，图形化界面显示
- labview连接操作泰克示波器范例
- Unity 颜色拾取器 还原Unity里的颜色面板
- 百度个人云存储PCS OPEN_API接口帮助文档（个人整理）
- dsp6713 datasheet
- The JET engine
- 数字万用表的设计
- 中联泵的智能选型软件
- 全国中小学数据库sql
- 重庆大学《操作系统原理》期末考试试卷(9套含答案).pdf
- PHP学习之路（4）—— 注册功能（表单验证）
- Java Swing 24种皮肤合集以及使用方法
- 中兴me3630驱动移植手册
- LSB匹配隐写分析
- opencart-3.0.3.1
- java基础String类选择题练习题
- 利用MATLAB实现医学图像处理与分析
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明