针对FPGA优化的高分辨率时间数字转换阵列电路
介绍一种针对FPGA优化的时间数字转换阵列电路。利用FPGA片上锁相环对全局时钟进行倍频与移相，通过时钟状态译码的方法解决了FPGA中延迟的不确定性问题，完成时间数字转换的功能。在Altera公司的FPGA上验证表明，本时间数字转换阵列可达1.73 ns的时间分辨率。转换阵列具有占用资源少，可重用性高，可以作为IP核方便地移植到其他设计中。
文件下载
评论信息
其他资源
- PUMA560 matlab程序
- Fuzhen Zhang,--Matrix Theory Basic Results and Techniques-- Springer, 2011
- RC522门禁项目
- 个人博客后台管理html模板（简洁的响应式html模板）
- 全国高校专业库，MYSQL脚本，一键导入
- MQTT Simulate Device -v1.0.7.rar
- VITA65 Standard
- 均值、中值滤波C代码
- 通过光聚合诱导的相分离形成的光学各向同性，电可调液晶液滴阵列
- cmake 练习demo1
- 2020“新冠疫期”中国金融行业社会责任感专题分析报告.pdf
- IP_Tool_3.1.100.20191210182257.zip
- Matlab入门教程(很齐全)
- 温度监控系统的详细毕业设计
- FPGA的图像边缘检测
- Ansoft_Designer简单中文教程
- Tieyan_Liu Learning to Rank for Information Retrieval
- ListView实现字母索引（类似通讯录）
- 美萍KTV管理系统 永久免费版
- DE2_115_SystemBuilder_V101
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明