针对FPGA优化的高分辨率时间数字转换阵列电路
介绍一种针对FPGA优化的时间数字转换阵列电路。利用FPGA片上锁相环对全局时钟进行倍频与移相，通过时钟状态译码的方法解决了FPGA中延迟的不确定性问题，完成时间数字转换的功能。在Altera公司的FPGA上验证表明，本时间数字转换阵列可达1.73 ns的时间分辨率。转换阵列具有占用资源少，可重用性高，可以作为IP核方便地移植到其他设计中。
文件下载
评论信息
其他资源
- 兄弟机床通信协议
- 运输问题初始解求法MATLAB实现（最小元素、Vogel、西北角）
- data structure and algorithm analysis in C - weiss
- 计算机操作系统讲义知识点整理
- matlab实现BP预测数据
- Linux 下服务器与客户端之间的文件传输
- pmsm双闭环PI模型，可运行
- Engineeing Design via Surrogate Modelling-A practical guide
- 读出DS18B20 64位ROM程序并发给串口
- Refactoring Improving the Design of Existing Code, second edition
- 学生信息管理系统
- DC-DC电路计算器
- vmware 10 MAC OS 补丁
- dbeaver-ce_7.3.5_amd64.deb
- 0000000. 区块链计算模型、技术、系统、应用-v2.pdf
- 真实图形学
- 基于MATLAB的人脸识别
- 美萍干洗店管理系统
- photoshopCC dds插件
- 离散数学简单析取合取程序连接词的运算
- 完整的DIV+CSS的企业站模板+官方需要300元
- android上调用百度人脸接口
- 内网通3.4最新刷积分+免广告.rar
- 计算机网络（第六版 教学视屏 网盘）
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明