针对FPGA优化的高分辨率时间数字转换阵列电路
介绍一种针对FPGA优化的时间数字转换阵列电路。利用FPGA片上锁相环对全局时钟进行倍频与移相，通过时钟状态译码的方法解决了FPGA中延迟的不确定性问题，完成时间数字转换的功能。在Altera公司的FPGA上验证表明，本时间数字转换阵列可达1.73 ns的时间分辨率。转换阵列具有占用资源少，可重用性高，可以作为IP核方便地移植到其他设计中。
文件下载
评论信息
其他资源
- STM32驱动NRF24L01的视频传输
- php简单员工管理系统
- qtcreator-ros-bionic-latest-offline-installer.run
- Algorithms in C++, Parts 1-4
- 基于springBoot、mybatis、jsoup、bootstrap、freemarker、mysql等搭建的电影网站
- 简易画板（C语言期末作业）
- java+mysql新闻发布网站(含数据库)
- 通用在线考试系统 JSP+Servlet+MySQL
- 电路第五版
- 每天一个Case（007）.pdf
- superReport.zip
- AN-1229开关电源PCB布局心得.pdf
- opencv_python-4.1.0-cp35-cp35m-win_amd64.whl
- VC 截屏或抓屏程序
- AES 对所有格式文件加解密
- 华硕FX50V+i5-6300HQ+HD530+ALC255+完美黑苹果
- MPU6050姿态解算STM32源码卡尔曼滤波
- PL2303 驱动 win10 64 3.8.3.0
- Winfom屏幕截图、Cropper js头像裁剪上传服务器
- 马忠梅教材配套lwGUI图形系统
- 超声波数据手册+程序+电路
- 介绍家乡网站
- 基于多层石墨烯的频选表面的微波吸波器设计
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明