针对FPGA优化的高分辨率时间数字转换阵列电路
介绍一种针对FPGA优化的时间数字转换阵列电路。利用FPGA片上锁相环对全局时钟进行倍频与移相，通过时钟状态译码的方法解决了FPGA中延迟的不确定性问题，完成时间数字转换的功能。在Altera公司的FPGA上验证表明，本时间数字转换阵列可达1.73 ns的时间分辨率。转换阵列具有占用资源少，可重用性高，可以作为IP核方便地移植到其他设计中。
文件下载
评论信息
其他资源
- GPS伪距差分程序（C++）
- EDA365_Skill_V2.5
- 降低OFDM系统PAPR算法(PTS-SLM-C变换)MATLAB仿真
- 毕业生就业信息管理系统.zip
- 贪吃蛇.zip
- 会员卡计费系统.docx
- filebeat-6.0.0-linux-x86_64.tar.gz
- cypress-test-nested-projects：在子文件夹中测试赛普拉斯运行测试-源码
- Axure动态轮播图.zip
- T507_Android_U-Boot开发说明书.pdf
- Red5的demo
- 【089期】拒绝敏感性量表.docx
- 中兴C300维护手册
- oracle数据库客户端PL/SQL Developer
- 易语言MD5加解密工具源码
- 2018年数模美赛全部题目A~F题(包括英文版，中文版)
- 广义主成因分析（Generalized Principal Component Analysis）英文版
- SIFT算法实现图像自动配准
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明