针对FPGA优化的高分辨率时间数字转换阵列电路
介绍一种针对FPGA优化的时间数字转换阵列电路。利用FPGA片上锁相环对全局时钟进行倍频与移相，通过时钟状态译码的方法解决了FPGA中延迟的不确定性问题，完成时间数字转换的功能。在Altera公司的FPGA上验证表明，本时间数字转换阵列可达1.73 ns的时间分辨率。转换阵列具有占用资源少，可重用性高，可以作为IP核方便地移植到其他设计中。
文件下载
评论信息
其他资源
- 带有日期分组的相册主页面
- 数字信号处理 基于计算机的方法（第4版）
- 夸克浏览器4.6.6_v10完美修改纯净最终版.apk
- SX1278中文手册以及一些例程（单片机以及stm8）
- 基于MRAS异步电机无速度传感器矢量控制系统的研究
- 眼镜检测.zip
- 简易的学生管理系统ASP.NET
- 深圳市各行政区边界数据
- 163邮箱批量登录 免验证码
- 手指静脉识别matlab
- 100个VHDL例子
- 基于单片机的交通灯控制系统PCB图
- Python-用于跨模态检索的自监督对抗哈希网络
- 智慧城市需求分析及解决方案
- code blocks
- Stage-源码
- java导出oracle到excel
- Feature Optimization of Speech Emotion Recognition
- 北京理工大学《无机化学》期中考试试题.pdf
- continent洲.rar
- eclipse-SDK-3.7-win32.zip 下载
- GridView实现九宫格源码
- 软考数据库复习资料
- 操作系统复习资料
- 课程设计之人事管理系统Android应用源码
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明