Matlab代码verilog-LTE_FPGA:正在进行的开发LTE协议的FPGA实现的项目

Matlab代码verilog LTE FPGA 正在进行的项目，以开发LTE协议的FPGA实现。 旨在为WARPv3 SDR板（warpproject.org/）开发。 它的目的是通过以下方式成为学习专家： 学习基本的DSP概念 学习基本的通信系统概念 使用Verilog /系统生成器提高硬件设计技能 在该项目的最终版本中，我们将能够使用该设计进行实验以用于其他研究目的。 路线图 该项目将是漫长而繁琐的。 在我们可以在FPGA中实现LTE PHY之前，我们将先解决诸如BPSK之类的较简单问题。 在MATLAB中进行BPSK系统的端到端仿真 WARPLab测试。 BPSK在FPGA中的实现 扩展到任意M-PSK WARPLab测试。 在LTE中仿真LTE下行链路PHY WARPLab测试。 LTE上行PHY的实现 使用Microblaze实现MAC层 MIMO等扩展 1. MATLAB详细信息 我们希望能够对BPSK通信系统进行端到端仿真，以便能够计算BER与SNR和EbN0曲线。 我们还希望能够分析细节，例如吞吐量，信道编码和bit / s / Hz。