在UltraEdit中建立Verilog环境

上传者: 38651812 | 上传时间: 2022-03-30 10:28:14 | 文件大小: 44KB | 文件类型: -
UltraEdit是一款功能强大的文本编辑器,可以编辑文字、Hex、 ASCII码,可以取代记事本,内建英文单字检查、C 及 VB 指令突显,可同时编辑多个文件,而且即使开启很大的文件速度也不会慢。是一个使用广泛的编辑器,但它并不直接支持Verilog HDL。
  在网上查了资料后,自定义了一个Verilog的环境,现在心得总结如下:
  1:Verilog的语法高亮文件。
  即可支持相应的语言编辑,关键字将用不同色彩标出。
  可以到网站去,包括上百种语法文件,我想应该都能满足大家的需要吧!
  https://www.ultraedit.com/index.p ... mp;

文件下载

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明