采用折叠式共源共栅结构实现高速CMOS全差分运算放大器的设计

上传者: 38645373 | 上传时间: 2021-09-03 11:10:39 | 文件大小: 162KB | 文件类型: PDF
“随着数/模转换器(DAC)、模/数转换器(ADC)的广泛应用,高速运算放大器作为其  部件受到越来越广泛的关注和研究。速度和  是模拟集成电路的2个重要指标,然而速度的提高取决于运放的单位增益带宽及单极点特性并相互制约,而  则与运放的直流增益密切相关。在实际应用中需要针对运放的特点对这2个指标要进行折衷考虑。  1运放结构与选择  根据需要,本文设计运算放大器需要在较低的电压下能有大的转换速率、快的建立时间,同时要折衷考虑增益与频率特性及共模抑制比(CMRR)和电源抑制比(PSRR)等性能。  常见的用于主运放设计的结构大致可分3种:两级式(TwoStage)结构、套简式共源共栅(Tele

文件下载

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明