基础电子中的欠采样:基于SARADC的应用和技术

上传者: 38644168 | 上传时间: 2021-11-26 14:36:39 | 文件大小: 297KB | 文件类型: -
以低吞吐量运行SAR ADC可以实现多种优势。通过增加转换操作之间的时间,可以放宽系统滤波器要求,增加获取输入信号及从ADC抽取数据的时间。由于ADC的采集周期是转换周期中读取数据最常用的区域,因此,延长采集周期将放宽数字主机的要求。可以采用主机输出-从机输入(MOSI)时钟速率较慢的低端处理器。例如,AD7980 16位SAR ADC的额定采样速率最高为1 MSPS。  ADC的繁忙周期的最大额定值为710 ns,读取数据的时间只剩下290 ns。要输出16位数据要求时钟周期不超过18 ns(或者不低于55 MHz左右)。然而,如果器件运行时的吞吐量为100 ksps,结果会使采集时间(数据

文件下载

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明