上传者: 38631225
|
上传时间: 2021-11-30 14:49:08
|
文件大小: 673KB
|
文件类型: -
高斯白噪声matlab代码高斯噪声发生器(GNG)Verilog
IP内核
介绍
高斯噪声发生器内核产生标准正态分布的白高斯噪声,可用于将BER测量到极低的BER电平(〜$
10
^
{-15}
$)。
内核使用64位组合Tausworthe生成器和逆正态累积分布函数的近似值,该函数获得的PDF是高斯的,最高为9.1
$
\
sigma
$。
目录组织
doc
*设计文件
sim
*模拟文件modelsim
*
ModelSim模拟目录
c
*
C代码
matlab
*
MATLAB代码和C
MEX代码
rtl
*
RTL代码(Verilog)
TB
*测试基准代码(SystemVerilog)
syn
*综合目录ise
*
Xilinx
ISE项目目录
作者
广西刘(guangxi.liu(at)opencores.org)