基于FPGA的AXI4总线时序设计与实现
针对AXI4总线设备之间的高速数据传输需求，根据AXI4总线协议，设计实现了一种基于FPGA的AXI4总线读写时序控制方法。以FPGA为核心，采用VHDL语言，完成了满足AXI4总线协议的读猝发方式数据传输和写猝发方式数据传输时序控制模块的设计。利用FPGA内部嵌入式系统提供的高性能数据传输接口完成AXI4时序控制模块的功能验证。实际应用表明，依据提出的设计方法实现的读写时序控制模块能够满足AXI4总线协议规定的时序关系，实现数据的高速正确传输，总线数据传输速率能够达到1.09 GB/s。
文件下载
评论信息
其他资源
- 六种数字信号源的MATLAB实现调制
- 无刷直流电机控制应用 基于STM8S系列单片机
- Verilog-AMS Language Reference Manual.pdf
- ExFAT文件系统详解
- catia标准库
- 基于遗传算法的SVM方法
- 2017年全国百强县市统计数据、分布专题地图
- 适合小米平板4的Google Play服务
- SPSS统计分析教程-高级篇
- ppt模板02-116页
- trello_clone-源码
- python3.7官方中文手册
- xshell和xftp.zip
- 郑州市县区域图.rar
- 遗传算法旅行者问题java实现
- 唯美鲜花模板下载
- matlab时间序列工具箱
- SimPE_模拟人生2
- 数据结构实验六（二分查找、Hash查找）题目和源程序
- 数学建模中排队论问题的原理分析及MATLAB求解过程
- 三星s8 usb调试反复提示是否允许访问手机数据
- 华为产品开发项目计划模板
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明