电源技术中的基于DDS+PLL技术的高频时钟发生器

上传者: 38627590 | 上传时间: 2022-04-14 10:57:59 | 文件大小: 100KB | 文件类型: PDF
摘 要:针对直接数字频率合成(DDS)和集成锁相环(PLL)技术的特 性,提出了一种新的DDS激励PLL系统频率合成时钟发生器方案。分析了频率合成系统相位噪 声和杂散抑制的方法,介绍了主要器件AD9854和ADF4106的性能。    关键词:直接数字频率合成;锁相环;相位噪声;杂散抑制   1 引言   高性能合成频率广泛应用在现代通信、雷达和电子测量等技术领域中。频率合成方法主要有 3种:   (1)直接合成法,他利用混频器、倍频器、分频器和带通滤波器完成对频率的算术运算。   (2)应用锁相环PLL(PhaseLocked Loop)的频率合成,虽然具有工作频率高、宽带 、频谱质量好的优

文件下载

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明