如何使用FPGA实现ADC采集系统的设计

基于FPGA 在高速数据采集方面有单片机和DSP 无法比拟的优势， FPGA 具有时钟频率高，内部延时小， 全部控制逻辑由硬件完成， 速度快，效率高，组成形式灵活等特点。因此，本文研究并开发了一个基于FPGA 的数据采集系统。FPGA 的IO 口可以自由定义，没有固定总线限制更加灵活变通。本文中所提出的数据采集系统设计方案，就是利用FPGA 作为整个数据采集系统的核心来对系统时序和各逻辑模块进行控制。依靠FPGA 强大的功能基础，以FPGA 作为桥梁合理的连接了ADC、显示器件以及其他外围电路，最终实现了课题的要求，达到了数据采集的目的。

 

 

传统的数据采集系统，通常采用单片机或DSP作为主要控制模块，控制ADC，存储器和其他外围电路的工作。随着数据采集对速度性能的要求越来越高， 传统采集系统的弊端就越来越明显。单片机的时钟频率较低且需用软件实现数据采集， 这使得采集速度和效率降低，此外软件运行时间在整个采样时间中也占很大比例，而FPGA 有单片机无法比拟的优势。FPGA 时钟频率高内部时延小， 全部控制逻辑由硬件完成， 速度快，效率高。数字信号处理是以数字形式对信号进行采集， 变换，滤波估值，增强，压缩，识别等处理，从而得到符合需要的信号形式。而信号的处理目前有两种方式：使用信号处理器DSP 通过软件编程实现；应用FPGA 实现。利用软件编程虽然有很大的灵活性，但DSP 所有指令的执行时间均为单周期， 而且受到串行指令流的限制每个时钟周期所有的操作数有限难以实现高速大规模运算。现在大容量，高速度的FPGA 采用硬件描述语言VHDL 实现整个系统，允许设计人员利用并行处理技术实现高速信号处理算法并只需单个处理器就能通过模块化设计实现所期望的性能， 很好的解决了上述矛盾。趋势：随着便携式设备需求的增长，对FPGA 的低压，低功耗的要求日益迫切，芯片向大规模系统芯片靠近，力求在大规模应用中取代ASIC，位增强市场竞争力，各大厂商都在积极推广其知识产权和核心库，动态课重构技术的发展将带来系统设计方法的转变。