Matlab代码verilog-awgn_boxmuller:由VerilogHDL在XilinxVirtexUltra-ScaleFPGA上

Matlab代码verilog awgn_boxmuller 一，引言 由Verilog HDL在Xilinx Virtex Ultra-Scale FPGA上实现的Fmax高达320MHz的FPGA的AWGN信号发生器IP。 生成器基于Box-Muller算法，定点处理以及精度分析请参考以下论文： -DU Lee，JD Villasenor，W。Luk和PHW Leong，“使用Box-Muller方法及其误差分析的硬件高斯噪声发生器”，《 IEEE Transactions on Computers》，计算机学报，第55卷，第6期，第659页– 671，2006年6月。 二。 IP核心功能 1.适用于FPGA / ASIC的可综合Verilog HDL设计。 2.Bit精确的matlab定点模型。 3.高精度性能，精确到最后一个单位，最高可达8.15 sigma。 4. Modelsim的最新仿真环境。 三， 性能测试 资源利用率 1767个LUT，915个FF，8个DSP48、2.5个BRAM36k。 （在Xilinx Virtex超大规模FPGA上） Fmax 320MHz，可