一种自时钟全数字LDO的设计
利用VerilogA建模的方式实现了一种具有双向移位功能的自时钟数字LDO。该电路采用了粗糙和精细双环控制模块，其中利用双向移位寄存器产生自时钟；该模块与导通管部分的PMOS管阵列相结合，可以有效的减小输出电压的下溢或过冲，减少瞬态响应的时间。为了尽量减小输出电压的尖峰，利用电压阈值比较器和电压范围检测器，来确保双环的精确转换。介绍的数字LDO可以工作在0.8 V的低电源电压下，适用的负载电流可以大于260 mA，并且能够消除输出电容补偿的必要性。最后利用ADMS混仿平台，对建立的模型进行仿真验证。
文件下载
评论信息
其他资源
- 坐标转换（北京54、西安80、WGS84、自定义坐标系）
- 谱聚类 - 测地距离
- CefSharp-63.0.3
- 基于R的数据挖掘之信用卡是否违约预测分类
- FPGA驱动DS18B20_Verilog
- 在线考试系统的设计与实现（论文、源码）
- stm32F429中文数据手册
- 于海生《计算机控制技术》
- 倒计时秒杀js代码
- 目标检测源代码
- 传教士与野人问题Java实现
- 固件修改工具DragonFaceV2.3.0.zip
- 图书借阅管理系统.accdb
- simulink 单相逆变开环控制 自制SPWM
- C# winform TreeView递归文件夹
- 国土空间规划数据汇交要求和数据库标准.zip
- windows下获取音频信息(C++实现).
- 完整版网上购物商城及说明书
- Cygwin 64位免安装版
- Visual C++角色扮演游戏程序设计实例教程外加源码
- 迫零均衡代码
- SpringMVC+Spring+SpringDataJPA+Hibernate整合登录的效果
- 网上图书管理系统struts2+hibernate的课程设计实现
- eazyui二开Demo很吊
- 微信公众号二维码网站源码
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明