DS/CDMA通信中匹配滤波器的FPGA设计

上传者: 38587705 | 上传时间: 2022-03-31 14:09:21 | 文件大小: 300KB | 文件类型: -
摘 要:匹配滤波器因具有大的时间带宽积而在扩频和CDMA通信中受到极大重视,不仅作为快速捕获和RAKE分集等传统技术的最佳方案,而且在多用户检测、智能天线、多速率甚至是软切换等方面也都能发挥其优势;对匹配滤波器捕获的基本原理进行了研究并着重讨论了其多种FPGA实现结构。  关键词:直接序列扩频;数字匹配滤波器;折叠滤波;部分相关  20世纪80年代末90年代初,直接序列扩频码分多址(DS/CDMA)开始进入商用,宽带码分多址(BCDMA)的概念也相继提出,对具有大TW(时间带宽积,越大表明多址能力越强)值的匹配滤波器需求强烈,随着超大规模集成电路(VLSI)和逻辑可编程门阵列(FPGA)的发展

文件下载

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明