基于FPGA的流水线单精度浮点数乘法器设计
针对现有的采用Booth算法与华莱士（Wallace）树结构设计的浮点乘法器运算速度慢、布局布线复杂等问题，设计了基于FPGA的流水线精度浮点数乘法器。该乘法器采用规则的Vedic算法结构，解决了布局布线复杂的问题；使用超前进位加法器（Carry Lookahead Adder，CLA）将部分积并行相加，以减少路径延迟；并通过优化的4级流水线结构处理，在Xilinx ISE 14.7软件开发平台上通过了编译、综合及仿真验证。结果证明，在相同的硬件条件下，本文所设计的浮点乘法器与基4-Booth算法浮点乘法器消耗时钟数的比值约为两者消耗硬件资源比值的1.56倍。
文件下载
评论信息
其他资源
- 雷达信号脉冲描述字的测量
- 通信天线建模与MATLAB仿真分析
- STM32F103C8T6温湿度显示
- 简单的多用户文件系统
- 微型HTTP服务器-HttpMockServerTool
- Fundamentals of Massive MIMO-英文版
- 美军标MIL－STD系列标准43个合集.rar
- 推箱子游戏C++程序代码
- 计算机操作系统-实验报告三：存储器管理
- 泛微ecology协同办公系统详细的表结构（OA数据字典）
- 数字图像处理第二版（冈萨雷斯）中文版以及习题和答案.zip
- WpfD3D修复多个缺陷（项目实际在用）.rar
- 4442IC卡西门子IC卡密码恢复工具密码截取工具
- 水晶报表用户指南.pdf
- shell脚本案例-俄罗斯方块
- 贡卡-源码
- kafka-manager-1.3.3.7.tar.gz
- Imatest 解析度及色彩测试方法.pdf
- flash源代码，包括射击游戏.fla，拼图游戏.fla，华容道.fla等
- 红外测温程序
- KTV点歌系统
- AndroidRClassGenerator
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明