基于FPGA的流水线单精度浮点数乘法器设计
针对现有的采用Booth算法与华莱士（Wallace）树结构设计的浮点乘法器运算速度慢、布局布线复杂等问题，设计了基于FPGA的流水线精度浮点数乘法器。该乘法器采用规则的Vedic算法结构，解决了布局布线复杂的问题；使用超前进位加法器（Carry Lookahead Adder，CLA）将部分积并行相加，以减少路径延迟；并通过优化的4级流水线结构处理，在Xilinx ISE 14.7软件开发平台上通过了编译、综合及仿真验证。结果证明，在相同的硬件条件下，本文所设计的浮点乘法器与基4-Booth算法浮点乘法器消耗时钟数的比值约为两者消耗硬件资源比值的1.56倍。
文件下载
评论信息
其他资源
- 基于51单片机的数字频率计程序仿真图及代码
- Kaggle交易预测.rar
- 通用工业协议(EtherNet/IP) 例程
- STM32 驱动步进电机 原理图
- iKeyMonitor-Android.apk
- CX.zip-ensp模拟器cx产品镜像，支持ensp的V100R003C00SPC100这个版本
- 声纹识别MATLAB源程序全代码
- DCS—JSM2 重构算法
- 最全药品资料数据库2019.xlsx
- 多摩川AU6805
- 首篇「课程学习（Curriculum Learning)」综述论文
- 拍卖系统及其说明文档
- cisco cme gui
- MS-500 Microsoft 365 Security Administration 题库
- 银行申请-源码
- OpenPose人体姿态识别库中文帮助文档.pdf
- Team-Generator：这是一个命令行应用程序，可以创建一个具有实习生，经理，vip的团队，并赋予每个团队一定的访问权限-源码
- 爱の函数.xlsx，待进一步可视化
- TankWar-cocos2dx_3.17.zip
- nginx搭建flv流媒体教程与资源
- 系统进程统计
- C++网络聊天室程序
- 百度地图离线API 1.3+API2.0
- 编译原理课程设计（LL(1)分析过程模拟 ）
- FANUC 宏程序密码破解
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明