一种高效二维小波分解算法的FPGA实现
针对现有二维提升小波变换实现过程中存在的大量过程数据存储及关键路径延时较长的问题，提出一种直接进行二维变换的VLSI架构。采用Altera公司Cyclone II系列FPGA EP2C35F672C6对架构进行实现和验证，在纯计算逻辑下二维小波变换时钟频率可达到157.78 MHz。
文件下载
评论信息
其他资源
- Verilog数字钟（自动计时+手动校时+倒计时+整点报时+LCD显示）附完整源代码、详细注释和word报告.zip
- 数据库超市管理系统课程设计
- 数字图像处理学习指导 许录平
- 中间代码生成
- 【中文+英文答案】数字图像处理第三版中文答案 冈萨雷斯 阮秋琦.zip
- 陈敏《OPNET网络仿真[最新版].pdf》
- 安卓蓝牙通信APP源码
- MATLAB——基于蚁群算法的三维路径规划算法
- Adobe_PDF_Printer7
- C语言LCD多级菜单(完整版)
- 用java JFrame，JPanel写的大鱼吃小鱼小游戏
- Sigrity2021.rar
- 基于FPGA的verilog语言的洗衣机控制程序
- 基于改进多元非线性模型的LIBS钢液成分定量分析
- RationalClearQuest开发配置管理以及应用各种自动化测试解决开发中的问题
- clear_outlook_reg.exe
- CH340 USB转IrDA红外串口板protel设计硬件原理图+PCB文件.zip
- jar.zip sunjce_provider.jar包
- STM32掌机代码完成
- 过流过压保护.doc
- 6S隐藏ID的无ID备份
- neo4j桌面版
- 个人银行账户管理程序C++
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明