关于DSP时钟电路的设计

上传者: 38566318 | 上传时间: 2021-10-07 21:55:11 | 文件大小: 68KB | 文件类型: -
时钟电路的设计对于DSP系统非常重要,这里结合一些网上的资料和个人的工作体会做一些介绍,不当之处请专家指正。
  时钟电路设计原则:
  1、系统中要求多个不同频率的时钟信号时,首选可编程时钟芯片,这样有利于时钟信号的同步;
  2、单一时钟信号时,一般的应用建议选择晶体时钟电路;
  3、多个同频时钟信号时,可选择有源的晶振作为时钟电路;
  4、尽量使用DSP片内的PLL,降低片外时钟频率,提高系统的稳定性;
  5、C6000、C5510、C5409A、C5416、C5420、C5421和C5441等DSP片内无振荡电路,不能用晶体时钟电路;
  6、VC5401、VC54

文件下载

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明