EDA/PLD中的Coo1Runner-Ⅱ器件实现设计范例和实现CPLD的原理图

上传者: 38558054 | 上传时间: 2023-01-12 21:57:06 | 文件大小: 113KB | 文件类型: PDF
CPLD的原理框图如图所示。

  如图 CPLD的原理框图  行扫描线由移位寄存器输出驱动,在时钟ck的驱动下移位寄存器工作,同一时间只有一位行线为“0”。列线全部接有内部上拉,在没有键按下的情况下,列线全为“1”。同时与门输出也为“1”,移位寄存器继续工作;当有键按下时,与门输出为低。禁止移位寄存器操作,直到按键被释放。   行列编码电路的输出组成键盘的编码输出,输入到处理器。  此参考设计包括Verilog源代码、Verilog测试文件和.ucf文件。.ucf文件中有关于内部上拉电阻的应用,以及移位寄存器的实现约束的说明。  CoolRunner-II是低功耗器件适合于电池供电的设各

文件下载

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明