只为小站
首页
域名查询
文件下载
登录
首页
Exact Conditions of Blow-up and Global Existence for the Nonlinear Wave Equation with Damping and SourceTerms
Exact Conditions of Blow-up and Global Existence for the Nonlinear Wave Equation with Damping and SourceTerms
上传者:
38546308
|
上传时间: 2024-03-02 09:15:47
|
文件大小: 155KB
|
文件类型: PDF
首发论文
带坍塌项的非线性波动方程解爆破和整体解存在的精确条件,蒋毅,张永乐,本文考虑带坍塌项的非线性波动方程。在经典非线性椭圆方程中运用Gagliardo-Nirenberg 不等式, 我们建立了新的不变集。从而得到方程解爆�
文件下载
立即下载
评论信息
其他资源
全球气候分带图栅格数据.zip
Writing+Analytically+7th
蓝拓扑码流分析仪TSA-200软件包
各种ER图实例大全
通杀所有远控源码完美编译成功的教程,没有编译不了的
stm8 lin 官方代码
烟雾传感器MQ-2 PCB封装
Oracle10g客户端(两个版本)
计算机图形学+内接多边形画圆算法+中点画圆算法.zip
美赛论文、LaTeX模板
labview实现的简单计算器
进货管理子系统-实现基本信息管理代码
密码学实验报告——古典密码(附代码、流程图、演示截图)
Qt编写TCP通讯程序详细教程及代码客户端与服务器端
一台模型计算机的设计
图片模糊区域检测的经典文章
高中信息技术ps 操作题素材
MELSEC_Q L编程手册结构体编程基础篇.pdf
大数据基础-Linux基础详解课程56.定时器实现-cron.mp4
微信打飞机IOS版源代码
串口通信verilog代码
工程案例 IBM高标准 网络弱电工程 综合布线方案模板
silvaco TCAD(win版)学习资料
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
热门下载
基于STM32的电子时钟设计
IBM.ILOG.CPLEX.Enterprise.Server.v12.10.0.Win64.rar CPLEX下载
python爬虫数据可视化分析大作业.zip
数字图像处理[冈萨雷斯]
中小型企业网络建设.pkt
Spring相关的外文文献和翻译(含出处).zip
基于Matlab的IEEE14节点潮流计算.zip
2021华为芯片研发岗位笔试题
EEupdate_5.35.12.0 win10下修改intel网卡mac
PSO-LSSVM的MATLAB代码.rar
刚萨雷斯《数字图像处理》第四版答案.pdf
基于MATLAB的水果图像识别
超大规模集成电路先进光刻理论与应用.pdf
基于javaweb的网上购物系统(毕业论文+答辩PPT+开题报告+源代码)
elsevier 爱思唯尔 系列期刊的word模板,template,单栏,双栏
最新下载
[英文游戏编程图书全集]The.Animator.Survival.Kit
CICflowmeter安装文件以及详细说明教程(至2020.9.20可成功运行)
基于matlab点云工具箱对点云进行处理二:对点云进行欧式聚类,获得聚类后点云簇的外接矩形.rar
MS1824 Datasheet-EN(1)-已解锁.pdf
ad9253器件基于FPGA编写的Verilog驱动程序 该程序参考Xilinx官方手册xapp524来编写实现 已通过代码仿真验证,可直接移植到项目中
windows内核安全与驱动开发(pdf+源码).zip
行人检测与跟踪
红米2 刷机 LineageOS 17.1(安卓10)
Windows 95 For VMware Workstation 全套驱动及补丁
基于 FPGA 的 I2C 总线模拟,采用 Verilog HDL 语言编写