上传者: 38538950
|
上传时间: 2021-10-24 11:37:06
|
文件大小: 76KB
|
文件类型: -
两个二进制数字Ai,Bi和一个进位输入Ci相加,产生一个和输出Si,以及一个进位输出Ci+1。表2-2中列出一位全加器进行加法运算的输入输出真值表。根据表2-2所示的真值表,三个输入端和两个输入端可按如下逻辑方程进行联系:Si=Ai⊕Bi⊕CiCi+1=AiBi+BiCi+CiAi表2-2一位全加器真值表 输入输出AiBiCiSiCi+10000000110010100110110010101011100111111 按此表达式组成的一位全加器(FA)的逻辑结构见图2-4(a)。图2-4 一位全加器(FA)对图2-4(a)所示的一位全加器(FA)来说,Si的时间延迟为6T(每级异或门