基于FPGA的极化码译码研究及实现
在二进制离散无记忆信道中极化码可以达到其信道极限容量，并且实现的复杂度较低，这在通信领域无疑是一个重大突破，因此在FPGA中实现极化码的译码有着非常重要的研究意义。首先介绍了SC（Successive Cancellation）译码算法，并将该算法的蝶形结构改进为线形结构从而提高了译码效率；接着对译码算法做了包括最小和译码、定点量化和资源共享的改进，以便于在硬件中更容易实现；最后在FPGA中实现了极化码的译码并给出了测试波形以及对不同编码块长度的综合资源进行了对比。实验结果表明，译码的最高频率可达145 MHz，吞吐率可达36.4 Mbps。
文件下载
评论信息
其他资源
- DSPII计算机作业2.pdf
- ami Verilog编码
- mask rcnn 小型数据集
- 小波变换DWT的Mallat算法C++和MATLAB实现
- i2c的verilog实现
- ANSYS 18.0破解
- 光线追踪算法实现C++实现
- DOG高斯差分
- graphics+winbgi
- 通达信公式破解器V2012末日版
- NoteStation-x86_64-2.5.5-0870.rar
- C#开发界面设计规范
- sqlmap-wx-0.3.1.7z
- 全国医院信息化建设标准
- jquery-1.8.1.js
- 汽车整车与零部件的EMC测试技术
- SQL语句获取指定行号段数据
- R语言maps程序包帮助文档
- Visual+Studio+2005制作学生成绩管理系统
- libiec61850-1.0.1最新版本
- 计算机组成与设计硬件软件接口 第三版 答案
- 打印出有向图中的所有环（C++）
- 《模式识别与智能计算：MATLAB技术实现(第2版)》
- 基于asp.net 的仓库管理系统C#语言SQL2000数据库
- pdf，jpg 等图像形式的文件进行 ocr识别 （识别率百分之95）
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明