转换环路频率合成器参考设计-电路方案

本设计是一个低相位噪声转换环路频率合成器 （也称为偏移环路）参考设计。这款转换环路频率合成器电路板主要包括ADF4002 合成器、AD8065 运算放大器、HMC512 压控振荡器 (VCO) 和超低噪声低压差稳压器 (LDO)。此电路将ADF4002锁相环 (PLL) 的较 低 100 MHz 参考频率转换到 5.0 GHz 至 5.4 GHz 的较高频 率范围，后一频率由本振 (LO) 频率决定。 与仅采用 PLL 的频率合成器相比，转换环路频率合成器的相位噪声非常低 (<50 fs)。 转换环路频率合成器系统组成框图: 相位噪声之所以很低，是因为 ADF4002整数 N 分频 PLL 使用的 N 值非常低，该 N 值用 于控制压控振荡器 (VCO)。本例中，ADF4002鉴频鉴相器 (PFD) 运行频率为 100 MHz，N = 1，所产生的相位噪声性 能不受 PLL 的 N 值限制。 用到器件参数说明: ADL5801:高IP3、10 MHz至6 GHz有源混频器 HMC512:集成Fo/2和4分频SMT的VCO，9.6 GHz至10.8 GHz ADF4355-2:集成 VCO 的微波宽 带频率合成器Integrated VCO AD8065 :高性能、145 MHz FastFET运算放大器 ADP151:超低噪声、200 mA CMOS线性调节器 ADM7150:800 mA、超低噪声、高PSRR、RF线性稳压器 ADF4002 :鉴相器/PLL频率合成器 附件内容截图: