基于FPGA的DCM时钟管理单元概述
看Xilinx的Datasheet会注意到Xilinx的FPGA没有PLL，其实DCM就是时钟管理单元。1、DCM概述DCM内部是DLL（Delay Lock Loop结构，对时钟偏移量的调节是通过长的延时线形成的。DCM的参数里有一个PHASESHIFT（相移），可以从0变到255。所以我们可以假设内部结构里从输入引脚clkin到输出引脚clk_1x之间应该有256根延时线（实际上，由于对不同频率的时钟都可以从0变到255，延时线的真正数目应该比这个大得多）。DCM总会把输入时钟clkin和反馈时钟CLKFB相比较，如果它们的延时差不等于所设置的PHASESHIFT，DCM就会改变在clki
文件下载
评论信息
其他资源
- 容积卡尔曼滤波
- 单片机代码LED灯，蜂鸣器，按键，流水灯
- 基于Alex框架的任务型多轮对话项目开发
- 华为BMC管理模块介绍及指南
- oracle运维手册
- Windows主机操作系统安全加固规范
- 简洁的个人博客网站前台html页面模板
- java和sql点菜系统
- VB定时控件ccrpTmr
- Android中View绘制流程以及invalidate()等相关方法分析
- 实验3：顺序脉冲发生器实验.docx
- 2大数据时代的客户关系管理.ppt
- MATLAB R2014a
- 编写socket tcp通信,服务器是linux epoll,客户端是windows 源代码
- 西门子PROFINET网线接头RJ45-180安装方法.pdf
- 170902408 何纯宝 apache服务器配置.doc
- 基于OPENCV的运动估计-块匹配，根据锚定帧输出预测帧、预测误差及PSNR
- snmp 编程（c#）
- C语言贪吃蛇小游戏
- Node.js入门到企业Web开发中的应用 某课实战 无密码 不是压缩包
- SPCOMM_DELPHI_串口工具源码
- 6sv1.0b.exe及参数输入说明
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明