系统构架-蓝凌标准产品v15.0管理员手册-流程表单

2.1 系统构架 MM32F103 主系统由以下部分构成：  四个驱动单元： - CPU 内核 ICode 总线(I-bus)，DCode 总线(D-bus)和系统总线(S-bus) - 通用 DMA  三个被动单元 - 内部 SRAM - 内部闪存存储器 - AHB 到 APB 的桥(AHB2APBx)，它连接所有的 APB 设备 这些都是通过一个多级的 AHB 总线构架相互连接的，如图 1 所示： 图 1. MM32F103 系统架构 CPU ICode DCode System DMA DMA 总线矩阵 Flash接口 FlashAHB SRAMAHB A H B 桥接1 桥接2 复位和时钟控 制器(RCC) CRC APB2 APB1 DAC PWR BKP CAN USB I2C2 I2C1 UART3 UART2 SPI2 IWDG WWDG RTC TIM4 TIM3 TIM2 ADC2 ADC1 UART1 SPI1 TIM1 GPIOA GPIOB GPIOC GPIOD GPIOE EXTI AFIO DMA请求 ICode 总线 该总线将 CPU 内核的指令总线与闪存指令接口相连接。指令预取在此总线上完成。 DCode 总线 该总线将 CPU 内核的 DCode 总线与闪存存储器的数据接口相连接(常量加载和调试访问)。 系统总线 此总线连接 CPU 内核的系统总线(外设总线)到总线矩阵，总线矩阵协调着内核和 DMA 间的访问。