2环路滤波器阶数-老生常谈eclipse中的buildpath(必看篇)

第二章环路滤波器设计基础 2．1环路滤波器基本概念 环路滤波器的设计主要嗣绕选择合适的环路滤波器拓扑结构，环路滤波器阶数，相位裕度，环 路带宽确定上，一日．上述参数被确定，环路滤波器的零极点也确定了。从这些参数中，可以得到环 路滤波器的电路参数。本章1了主要讨论理解和设计环路滤波器的一些基本规则。 2．1．1相位裕度和环路带宽 PLL的相位裕度(也。)和PLL环路的稳定性直接相大，一般设定为450以上，而对于一般的系 统，仿真表明480可得剑较优化的锁定时间。更高的相位裕度可能降低环路的峰值相应从而增大锁 定时间。对丁．最小RMS相位噪卢的设计，500将是个比较盘，的相位裕度初始尝试点。例 环路带宽(C)是环路滤波器一个更重要的指标，选择较小的环路带宽会更好的抑制基准频率 馈通减小VCO调谐电压纹波和相位噪声，但会增大PLL锁定时间；相反，选择较大的环路带宽将 减小PLL锁定时间，但会增大纹波和相付噪声。通常设计中，环路带宽的选取戍充分满足PLL锁 定时间的要求，而在对锁定时间要求不苛刻的情况F，环路带宽设定在PLL模块相位噪声和VCO 相信噪声相等的频率点上来优化罄个环路的相位噪卢。 2．1．2环路滤波器阶数 I玺|2—1二阶无源滤波器 图2．1为一个基本的三阶无源环路滤波器的示意图，通常情况下我们多采用无源环路滤波器， 因为有源结构中的有源器什部分会带来额外的环路的噪声，同时使设计更复杂，成本增加等缺点。 但有源结构在一些情况下是必须_【lj剑的，最常见的就是PLL中电荷泵输出的晟大电压小于VCO调 谐电压的要求时，在PLL设计中采用高的VCO调谐电压可以带来更大的调谐范嗣或是换取更低的 VCO相位噪卢。涉及到环路滤波器阶数时，一般展基本的阶数为一阶滤波器，在此基础上以RC低 通滤波结构的形式增加额外的阶数可以较好的降低基准频率馈通带米的纹波。图2-1中R3羽I c3构 成了额外的低通滤波级。 2．1．3环路滤波器阻抗和开环增益 环路滤波器的阻抗定义为VCO的输入电压和电荷泵输出电流的比值。图1-1中结构的不同阶数 LPF阻抗以及相应的零极点表达方式如F： zfJ)： !±!：堡 (2．1) 、7 Ctot+s+(1+s+r1)4(1+sT3)+(1+s+T4) 表2-1不同阶数滤波器阻抗参数 I参数l!氅辩滤波器；；i” 三囔滤波簿。：￡朗阶滤浚器：’圈 I T1 I R2·C2·C1／Ctot R2+C2+C1／Ctot I R2+C2+C1／Ctot I l T2 I K2"C2 R2·C2 I R2"C2 l 3