源代码分析-openmodelica用户手册

17、TLM1.0 源代码分析 如果发现错误，或有建议，请联系 zhangqiang1227@gmail.com 413 17. TLM1.0 源代码分析 相对于前面的 factory 机制，phase 机制或者 sequence 机制来说，TLM 的源代码 都是相对简单许多，但是从另外一方面来说，它是比较繁琐的。 17.1. TLM 端口简介 17.1.1. UVM 中两类 TLM 端口 从本质上来说，UVM 中有两类 TLM 端口，一类是用于 driver 和 sequencer 之间 连接的端口，一类是用于其它 component 之间连接的端口，如 monitor 和 scoreboard。 对于第一类来说，有下述三种端口，它们的原型分别是： 文件：src/tlm1/sqr_connections.svh 54 class uvm_seq_item_pull_port #(type REQ=int, type RSP=REQ) 55 extends uvm_port_base #(uvm_sqr_if_base #(REQ, RSP)); 73 class uvm_seq_item_pull_export #(type REQ=int, type RSP=REQ) 74 extends uvm_port_base #(uvm_sqr_if_base #(REQ, RSP));